|
논리게이트란 무엇인가?
② 부울 함수란 무엇인가?
▲부울 대수?
▲부울 식과 진리표
③ 기본 논리게이트 6개
▲ AND ▲ OR
▲ NOT ▲ NAND
▲ XNOR ▲ NOR
④ CMOS 가 무엇인가?
⑤ TTL 이란 무엇인가?
⑥ 전압레벨 및 잡음여유
<연습문
|
|
|
CMOS
또는 Bi-CMOS 기술을 혼합하여 속도가 빠르고 저전력형인 다양한 소자들을 개발하고 있
으며, 이중에는 기본적인 구조가 TTL이면서도 3.3V, 2.5V, 1.8V와 같이 저전압에서 동작하
는 소자들도 있는데 이것들은 저전압형의 마이크로프로세서들이
|
|
|
게이트에서 둘 다 0으로 출력되어 위 아래 AND 게이트 모두 한 쪽에 0이 있어, 모두 0으로 출력되어, 최종 OR 게이트도 둘 다 0이 들어가서 0이 출력된다.
실험 6-1) CMOS → TTL Interface
INPUT
OUTPUT
(CMOS)
OUTPUT
(TTL)
5V
L
H
0V
H
L
이론값)
실험결과)
5V, CMOS 0V, C
|
|
|
CMOS 논리 게이트들은 다시 여러 계열로 나뉘어진다. 각 계열은 성능 특성이 다르며, 접두사 74 혹은 54 다음 계열을 나타내는 문자와 논리 소자의 종류를 표시하는 숫자에 의해 구분된다. 접두사 74는 일반적인 용도로 쓰이는 상업용 소자를, 54
|
|
|
Gate - AND, OR, NOT
Complex Gate - NAND, NOR, XOR, XNOR
2.14 다이오드와 저항을 이용하여 정 논리(positive logic)의 AND 게이트 및 OR 게이트 회로를 각각 그리고, 각각의 입출력 전압 전달 특성표와 진리표를 작성하시오.
A
B
F
0
0
0
0
1
0
1
0
0
1
1
1
AND
A
B
F
0V
0V
0V
0V
5
|
|
|
하면, 부울식은 다음과 같다.
논리 게이트
NOT, AND, OR, NAND, NOR, XOR, XNOR 등과 같은 모든 기본적인 논리기능은 CMOS와 바이폴라에서 구현이 가능하다. 이 외에 높은 전류를 필요로 하는 부하를 구동하는 용도의 버퍼 출력 게이트들도 구현되어 사용
|
|
|
pin 1
V pin 2
Input Voltage
Output Voltage
0
2.5
+5
표 3-4-2 (74HC04)
V pin 1
V pin 2
Input Voltage
Output Voltage
0
2.5
+5 실험 3.
CMOS 와 TTL NAND/NOR 게이트 정의와 동작
1. 목적
2. 기본 이론
3. 실험 기기 및 부품
4. 실험 과정
5. 실험 고찰
6. 필요한 결과
|
|
|
CMOS를 리모델링 하면 회로에 capacitor들이 구성되어있다는 사실을 알 수 있다. 출력 값이 high→low로, low→ high로 바뀌는 것은 다른 말로 바꾸면 capacitor들이 충전과 방전이 되면서 생기는 일을 뜻하게 된다. 그렇기 때문에 Transition Time이 발생하는
|
|
|
Gate - AND, OR, NOT
Complex Gate - NAND, NOR, XOR, XNOR
2.14 다이오드와 저항을 이용하여 정 논리(positive logic)의 AND 게이트 및 OR 게이트 회로를 각각 그리고, 각각의 입출력 전압 전달 특성표와 진리표를 작성하시오.
A
B
F
0
0
0
0
1
0
1
0
0
1
1
1
AND
A
B
F
0V
0V
0V
0V
5
|
|
|
게이트들의 개수로 표현됨)
{T}_{load}
= 유니트에서 부하당 지연(
{ ns } over {pF }
혹은
{ ns } over {정규화된 게이트 개수로 표현됨 }
)
이와 같은 타이밍 정보를 갖는 논리 시뮬레이터들은 CMOS 논리구성이나 게이트 수준의기능이 잘 정의된 다른 회
|
|
메뉴펼치기
