|
실험실에있는 bread board에 있는 input을 이용할때에는 0과1이 바뀌어서 입력되므로 k-map을 작성할 때 1과0을 바꿔주는 형식으로 회로를 구성하는 방법을 사용하여 회로를 구성하였다. 그것이바로 캐소드타입과 애노드 타입이다. [레포트의 k-map은
|
|
|
함수 발생기의 출력임피던스는 50이다. 함수 발생기의 출력이 -2V ~ 2V, 10kHz 정현파이고 출력에 10k 저항이 아래 그림과 같이 직렬로 연결되어 있다. 51에 -2V ~ 2V, 10kHz 정현파가 걸리도록 점선 안에 들어갈 회로를 OP-Amp를 이용하여 설계하고 PSPICE
|
|
|
1. 목적
Limiting회로와 Clampling회로를 설계하고 구현, 측정, 평가한다.
2. 준비물
Analog Lab Unit(ALU) 1개
함수발생기 1개
직류전원(power supply) 1개
Oscilloscope(OSC) 1개
Diode : 1N914 또는 KDS160 1개
저항 : 100kΩ 10% 1개, 5kΩ 10% 1개
Capacitor : 1uF 1개
3.
|
|
|
회로의 임피던스 때문에 감쇠진동의 형태를 띤다. 만약 회로의 저항이 없다면 LC진동은 계속될 것이고 그래프는 측정되는 전압의 최대값이 변하지 않는 주기함수의 곡선이 나타날 것이다.
이 모든 회로에서 키르히호프의 법칙은 맞을 것이라
|
|
|
z
= 16.85kHz
▶ 대역폭
B = 1.49kHz
오차
▶ 공진주파수
: 6.40 %
▶ 반력주파수
: 62.97 %
: 105.55 %
▶ 대역폭
B : 6.40 %
▶ Q-인자가 10일때 오차가 반력주파수의 오파가 생각보다 컸다. 아마도 아날로그 함수발생기 때문에 그런거 같다.
5.2 실험에 사용된
|
|
|
1.1 BCD 코드를 이용하여 한 자리의 자연수 두 개를 덧셈할 경우, 결과를 0~18 사이의 값이 된다. 다음 두 가지 예에서 보는 바와 같이 두 BCD 코드를 일반 이진 코드처럼 덧셈하면 그 결과가 BCD 코드가 될 수도 있고 아닐 수도 있다. BCD가 아닌 코드
|
|
|
유사성
전혀 다름
매우 비슷함
간단한 R-C필터
< Low Pass Filter > < High Pass Filter >
전달함수
T= { 1 } over { 1+j { w } over { w_{ c } } }
이다. (여기서,
w_{ c } = { 1 } over { RC }
)
P-Spice Simulation
(1) 저역필터
(2) 고역필터
(2) 대역통과필터
|
|
|
실험을 해보도록 하자.
2. CLK = 1, CLR = 0, J = 1, K = 1 의 계산을 행했을 때. (786ns)
위 결과화면대로 CLK = 1, CLR = 0, J = 1, K = 1의 값을 넣고 실행했을 때 Q에 1,
QB의 값에 0이 나오는 것을 확인할 수가 있다. 따라서 이번 실험의 회로도와 실험의 결과를
|
|
|
실험 방법 및 시뮬레이션
반가산기를 VHDL로 설계하여 출력해보면 다음과 같다.
전가산기를 VHDL로 설계하여 출력해 보면 다음과 같다.
2. 전가산기를 설계하고 진리표를 작성하여 출력전압을 측정하시오.
진리표는 다음과 같다. 그리고 회로를
|
|
|
회로를 설계하는 실험이었다. AND, OR, XOR을 이용한 전가산기 회로 구성을 통해 진리표와 K-map을 이용한 합과 carry의 간략화된 부울식을 구할 수 있었다. 또한 이번 실험을 통해 뺄셈의 경우에 2's complement(보수)를 취해주는 회로 설계도 익힐 수
|
|
메뉴펼치기
