|
EXPERIMENT 1 Basic Gates
1. 실험 목적
⑴ AND, OR, NOT, NAND, NOR, XOR 게이트를 이용하여 각각의 입력 값을 넣었을 때, 출력되는 값이 어떻게 달라지는지 실습한다.
⑵ AND, OR, NOT 게이트를 서로 범용하여 연결하면 어떤 결과가 얻어지는지 실험을 통하여
|
|
|
논리수준 시뮬레이션
Ⅳ. 회로 시뮬레이션(SPICE)
Ⅴ. 컨테이너 터미널의 객체지향 시뮬레이션
1. 시스템 분석
2. 객체지향 시뮬레이션 방법
Ⅵ. 선박조종 시뮬레이션
1. 선박조종 시뮬레이션의 개념
2. 선박조종 컴퓨터시뮬레이션의 오
|
|
|
논리설계의 기초
6장 연습문제 풀이 해설 논리설계의 기초
발간:학술정보
원저: charles H.Roth,Jr.
공역: 이근영 강진구 김종태 남재열 우홍체 이성창 최호용 홍승홍
|
|
|
하며, 변수값이 1이면 그대로 표시(x)하고, 0이면 프라임(')기호를 사용하여 보수(x')로 표시한다.
⑦ 간소화된 부울 함수를 논리 회로로 표시한다.
(2) 간소화된 부울 함수를 합의 곱형으로 표시하는 경우
① ②, ③은 곱의 합형과 같다.
④ 합의
|
|
|
을 증명한다.
DISCUSSION
·TTL은 5Vdc와 공급 전압으로 ground를 사용한다.
·CMOS 공급 전압은 5, 10, 15Vdc이다.
·CMOS 입력, 출력 level은 공급 전압사이이다. (VDD와 VSS)
·VIL과 VIH 사이 전압에서 gate output은 state로 변한다.
·TTL level은 VIL = 0.8Vdc와 VIH = 2.0Vdc이
|
|
|
gate의 연산 결정
DISCUSSION
OR gate의 출력은 어떤 입력이 high일 때 high이다.
NOR gate의 출력은 어떤 입력이 high일 때 low이다.
high input은 OR 또는 NOR gate에서 불가능할 것이다.
low input은 OR 또는 NOR gate에서 가능할 것이다.
OR/NOR gate 출력은 서로 보완적
|
|
|
은 25KHz이다.
. JK flip-flop에서 J와 K input은 항상 보수이다.
. D-type flip-flop으로서 JK flip-flop을 형성하기 위해 J input은 반대로 되고 K input에 연결된다.
. JK flip-flop이 D-type flip-flop으로 형성될 때 Q output은 J input의 logic state와 같다. Q-not output은 J의 반
|
|
|
data의 제어를 설명하라.
DISCUSSION
·컴퓨터 데이터 변환은 동적으로 일어난다.
·CS 제어신호는 address decoder를 통해 CPU에 의해서 시작된다.
·CPU는 R/W 신호를 사용하는 변환의 방향을 선택한다.
·CPU는 데이터가 안정적으로 될 때까지 기다린다.
·
|
|
|
회로의 설계와 해석을 용이한 부울대수를 사용하면, 변수 사이의 진리표 관계를 대수형식으로 표시와 논리도의 입출력 관계를 대수형식으로 표시하기가 쉬우며, 동일 기능을 가진 더 간단한 회로(논리식의 간소화)를 설계가 편리하다는 것을
|
|
|
회로는 OR회로에 NOT회로를 접속한 OR-NOT회로로서, 논리기호 및 식, 스위치회로, 진리표, DTL회로를 다음 그림13-6에 나타냈습니다.
< 그림 13-6 NOR 회로
실험결과
<실험회로도>
◈NOR게이트
입력[V]
출력[NOR][V]
Y
LED
0
0
5
0
5
0
5
0
0
5
5
0
◈NAND 게
|
|
메뉴펼치기
