|
카르노맵(Karnaugh map)
■ 진리표를 이용하여 논리식을 간소화
■ 구성형태
▢ 변수가 개수가 n일 경우 2n 개의 사각형들로 구성
▢ 각각의 사각형들은 하나의 최소항을 나타냄 ▣ 부울대수(Boolean Algebra)
▣ 논리게이트(Logic Gate
|
|
|
부울 대수식은
③ ②의 결과식은 ①의 결과식을 정리함으로써도 유도된다.
- 즉, 카르노 맵의 에지에 있는 1들은 반대편 에지의 1들과 group 지을 수 있다.
Logic Circuit
간략화 후 OR-AND 회로, 또는 등가의 NOR-NOR 회로를 그림으로써 논리회로(logic cir
|
|
|
논리회로와 컴퓨터논리회로
1. Boolean Algebra
1) 창시
1847 년 George Boole
2) 논리설계에 응용
1938년 Claude E. Shannon(BELL LAB.)
-> Binary Logic
2. 기본 논리 : AND, OR, NOT, (XOR or EOR)
- Boolean Algebra 의 기본 정리
* Duality Principle(이원성 원리, 쌍대성 원리)
어떤 명
|
|
|
게이트의 조합논리이다.
④ XNOR은 XOR의 보수를 구할 수 있다.
(∵ 왜냐하면 카르노 맵으로 표현 가능한 모든 논리회로는 NOR이나 NAND 만으로 표현 가능하기 때문이다. ) 부울대수의 정리
예비 보고서
1. 실험 목적
2. 기본 이론
3.
|
|
|
회로를 <그림27> d와 같은 NOR-NOR회로로 쉽게 변환할 수 있다.
Example
다음 <그림28> a와 같은 카르노 맵을 이용하여 sum-of-products와 product-of-sums 회로를 구성하라.
<그림28> a에 대한 부울 대수식은 이다.
<그림28> b는 이것에 대한 sum-
|
|
 |
- 북두 출판사 2000 p.477 ~ p.479 VCO .
<7> 윤 정 배, “두 개의 DLL을 이용한 pulse shrinking delay line 제어회로”, 인하대 대학원 (2004) 석사 논문 , 국회도서관 DLL 석사논문 자료실.
<8> 류 영 수, 락킹 상태 표시기를 이용한 지연 고정 루프 기반의
|
|
 |
논리 회로 (Digital Logic Circuits)
□ 기본 논리 게이트(AND, OR, NOT, NAND, NOR, XOR, XNOR)의 진리표를 작성하시오.
□ 플립플롭(flip-flop)의 종류와 그 동작 원리를 설명하시오.
□ 레지스터와 시 <제목 차례>
? 이 자료를 구성하면서 읽어본 참고 문헌
|
|
 |
스터 개발입니다. 이를 위해 다음과 같은 세부 목표를 설정했습니다.
- 높은 이동도를 가진 양자점 제작
- 양자점 트랜지스터의 게이트 제어 기술 개발
- 양자점 트랜지스터를 이용한 논리 회로 구현
○ 연구 방법
본 연구를 진행하기 위해 다
|
|
메뉴펼치기
