|
플립플롭의 입력
A
B
C
A
B
C
0
0
0
0
0
1
0
0
1
0
0
1
0
1
1
0
1
0
0
1
0
1
1
0
1
0
0
0
1
1
0
1
0
0
0
1
1
0
0
0
0
0
1
0
0
1
0
1
1
0
0
0
0
1
1
1
0
1
1
1
0
0
1
1
1
1
1
0
1
0
1
0 순서제어회로
D플립플롭
J-K 플립플롭
그레이 코드 카운터
동기식 BCD 카운터
프리셋 카운
|
|
|
J-K Flip-Flops (with Preset and Clear))
3. SN74LS47N(BCD to 7-Segment Decoder/Drive)
4. FND507(0.5inch 7-Segment Numeric LED Displays)
5. NE555(Timer) 1. 명제
2. 설계 목적
3. 설계 순서
4. 사용 기기 및 부품
5. Block Diagram
6. 각 부분의 회로 구성
7. 소자값 계산
8. 회로 연결
|
|
|
J-K Flip-Flops with Preset and Clear 논리회로 실험 5. 인코더 (Encoder)
실험 1. 인코딩 - 10진 / Excess - 3 코드
실험 2. 7 segment 표시기를 갖는 BCD 카운터
논리회로실험 6. Latch & Flip Flop
(1) 예비과제 (1)에서 구한 R-S Latch를 구성한 후 출력을 측정하
|
|
|
Background
◈ 카운터(counter)
(1) 비동기형 카운터
(2) 동기형 카운터
◈ 동기식 순차회로와 비동기식 순차회로
◈ 동기식 modulo-N 카운터
◈ BCD 카운터
5. Simulation
6. Experimental Results
7. analysis
8. Conclusion
9. References
|
|
|
동기식 Up 카운터를 설계하라.
10진 동기식 Up 카운터
→ 기본적인 구성은 10진 리플 카운터와 같다. 4단 카운터를 기본으로 10이 되었을 때 초기화 시키는 것을 목적으로 한다. 동기식 이므로 각 플립플롭에 똑같이 CP를 가하고 Up 카운터 이므로 Q
|
|
 |
-15>와 같이 시스템을 구성하여 제어를 수행한다. 속도 제어를 위해 PWM을 이용하고 DSP에서 디지털 방식으로 PWM을 출력한다.
<그림 4-15> 속도제어루프
<그림 4-16>은 DSP를 기반으로 하여 모터의 구동과 속도를 제어하고, 실시간으로 모
|
|
|
순서도
3장. 3절. 2 MCU(Atmega128)핵심코드(타이머/인터럽트 설정)
3장. 3절. 3 MCU (Atmega128)핵심코드(UART 설정)
3장. 3절. 4 이벤트 생성
3장. 3절. 5 KEY PAD
3장. 3절. 6 타이머 처리
3장. 3절. 7 직렬통신
4장. 결론 및 기대효과
5장. 후기
6장.
|
|
|
國文抄錄 ⅲ
제 1 장 서 론 1
1.1 DC모터 1
1.1.1 DC 모터의 강점 1
1.2.1 DC 모터의 약점 2
제 2 장 본 론 3
2.1 DC 모터의 제어방법 3
2.1.1 On/Off 제어방법 3
2.1.2 DC 모터의 정속도 제어 8
2.1.2.1 정속에어 회
|
|
메뉴펼치기
