|
예비보고서에서 이론적으로 계산한 값은 각각 = 400Ω이고 = 7kΩ이나 실험실여건상 7kΩ을 구하지 못하였고 7.5kΩ과 390Ω을 이용하여 =0.01uF일 때를 이용하여 10kHz 클럭발진기를 설계하였다. 설계하여 회로를 구성한 그림이 그림(11)이고 실제 오
|
|
|
실험은 지금까지 배웠던 단안정 멀티바이브레이터, 디코더, 동기카운터를 이용하여서 교통 신호 제어기를 만들었다. 지금까지 했던 실험과는 다르게 회로구성이 매우 복잡하여서 회로도를 토대로 회로를 구성하는데 많은 어려움을 겪었으며
|
|
|
실험에서는 카운터를 응용하여서 만든 시프트레지스터에 대해서 분석하였습니다. 이번실험에서는 특히 74195 IC칩을 사용하여 링 카운터와 존슨 카운터를 구성하였는데 존슨카운터는 시프트레지스터의 마지막출력인 를 다시 J, 에 입력함으로
|
|
|
연결해 두어야 한다.
※참고문헌
1. TTL응용실무 // Don Lancaster // 한국과학원
2. 디지털시스템 // Tokheim // 싸이텍미디어 ◎TTL의 기본개념
◎TTL의 종류와 특성
◎propagation delay(전파지연)
◎fan-out(출력분기수)
◎입력핀수
◎사용 시 유의점
|
|
|
. 예비보고서 및 결과보고서가 같이 들어 있습니다.
1.Logic gates
2.Logic gates-TTL gates와 deMorgan의 법칙
3. RS-Latch 및 D-LAtch
4.JK flip-flop
5.Shift Register
6. 이진계수기
7. 십진계수기
8. Decoder와 Encoder
9. 덧셈회로(Adder)
10.OP AMP
|
|
|
예비보고서를 작성하려니 여간 곤욕스러울 수가 없었다. 하지만 예전 1차 예비보고서를 작성할 당시의 기억을 찬찬히 더듬으며 작성해 나갔다. 마침 이번에 2장은 다행히도 내용이 적어 수월하게 작성할 수 있었다. 이번 예비보고서를 작성하
|
|
|
3. 설계 실습 계획서
(1) 전가산기에 대한 진리표를 작성하여라.
- 먼저 가산기에 대해서 알아보자. 가산기란 이진수의 덧셈을 하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다. 전자계산기가 발명된 당시에는 진공관에 의해서 구성되
|
|
|
|
실험과 같은 반복으로 minicom을 통해 u-boot 창을 띄운다. 이후 "ethdown -l" 명령을 실행하여 부트로고를 바꾼다. ethernet을 이용하므로 [ethdown –l] 명령어를 사용한다. 만일 usb를 이용한다면 [usb –l] 명령어를 이용하면 된다. 이와 비슷한 과정
|
|
|
실험」; 출판사-희중당, 저자-이병기
-「전기전자공학도를 위한 기초회로실험」; 출판사-웅보, 저자-이능헌, 이덕출, 신영화, 최동진
-「회로이론실험」; 출판사-두양사, 저자-이준신, 윤석호, 박기헌 공저
- 「Electric circuits」; 8판, Nilsson
- 네
|
|
|
실험에 대한 결과가 일치하는 것을 확인할 수 있다.
(2) 예비 보고서 문제 3에서 구성한 전감산기를 구성하여 그 결과를 비교 검토하라.
- 예비 보고서 문제 3에서 구성한 전감산기의 조합회로는 아래와 같다.
- 빵판에 다음과 같은 회로를 구성
|
|
메뉴펼치기
