|
디지털 논리소자의 기본 회로를 구성하여 값을 측정하는 실험이었다. 모든 실험의 값들이 시뮬레이션이나 흔히 알려진 진리표대로 값이 비슷하게 나와 전체적으로 만족스러운 실험이었다. 모든 결과값들이 조금씩의 오차가 발생하였는데,
|
|
|
회로는 NOT gate의 출력단자를 AND gate로 묶어 줌으로써 open-collector가 아닌 회로를 구성하게 되었다. 따라서 NOT gate와 AND gate에 의한 논리 값이 출력되게 되었다.
◈실험 종합
논리회로 실험을 위한 기본BASIC GATE에 대한 특성을 연구해 봤다. 각 GATE
|
|
|
회로도>
≪ 표 ≫
< NAND 게이트 진리표>
≪ 그 림 ≫
< NAND 게이트 출력파형> 예비 레포트8장.hwp…………………………………7p
아날로그 및 디지털 회로 설계 실습
-예비레포트-
8. 논리함수와 게이트
1.
|
|
|
결과도 동일하였다.
실험회로3
1) 실험과정
2) 실험결과
이번 실험은 정리 6)의 동일법칙을 검증하기 위한 회로를 설계하고 확인하는 실험이었다. 같은 종류의 입력이 들어왔을 때 OR게이트를 통과하면 논리합의 연산을 수행한다. 1과1의 논리합
|
|
|
부문에 대해 고민해보고, 직접 회로를 구성하여 그 기능과 작동원리를 이해하여, 실제 문제에 있어서의 적용 가능성을 확인해보는 것만으로도 이번 실험의 의미는 있었다고 생각한다. 1. 실험목적
2. 실험이론
3. 실험결과
4. 고찰
|
|
|
. 이번 실험에서 가장 아쉬웠던 부분은 이론에 대한 무지와 실험에 대한 경험 부족으로 인해 시간이 너무 오래 걸렸고, 고장 난 소자를 계속해서 붙잡고 있어서 더욱 시간을 지체했다는 점이 큰 아쉬움으로 남는다. 1. 실험 결과
2. 고찰
|
|
|
간소화
ex1) A'C'D + A'BD + BCD + ABC + ACD'
a. A'BD와 ABC의 consensus 항은 BCD이므로
A'C'D + A'BD + ABC + ACD'
b. A'C'D 와 BCD의 consensus 항은 A'BD이므로
A'C'D + BCD + ABC + ACD'
c. BCD와 ACD'의 consensus 항은 ABC이므로
A'C'D + BCD + ACD'
ex2) F = ABCD + B'CDE + A'B' + BCE'
ABCD와 B'CDE의 co
|
|
|
실험 고찰
1. MUX와 DEMUX의 응용분야에 대해 실제 예를 들어가면 기술하시오.
2. 81 MUX와 26 DEMUX를 설계하고, 설계한 회로도의 논리도를 완성하시오.
6. 필요한 결과
표 11-1
Y
1
0
0
0
0
0
0
0
1
0
1
0
0
0
1
0
1
1
0
0
0
1
0
0
1
1
1
0
0
1
1
0
1
표 11-2
Y
0
0
0
1
1
0
1
1
0
0
|
|
|
결과가 같음을 나타내는 법칙으로 NAND와 NOR를 취급하는데 편리하다는 것을 실험을 통해 증명할 수 있었다.
실험결과, 기본적인 gate와 법칙을 증명하는데 크게 어려움이 없었으나 사전에 실험 동영상 및 데이트시트 준비 등을 통해 실험이 매
|
|
|
논리 반전기 회로의 입출력 전압전달 특성.
3.2) 논리 반전기 회로의 입출력 전압파형
4. 실험준비물
5. 실험
5.1) 논리 반전기 회로의 입출력 전압전달 특성
5.2) 논리 반전기 회로의 입출력 전압파형
6. Pspice 실험결과
1) 실험 5.
|
|
메뉴펼치기
