|
1이 되는 변수들의 각 조합
1개, 2개, 4개, 8개, 16개의 1로 구성될 수 있으며, 가능한 한 많은 수의 1이 포함되도록 그룹을 만들어 준다. 각 그룹에는 타 그룹에는 속하지 않고 오직 해당 그룹에만 속한 1이 적어도 하나 이상은 있어야 한다.
|
|
|
드 모르간의 법칙
1. 실험 목적
▣ 드 모르간 법칙을 소자를 이용하여 실험적으로 증명한다.
▣ 드 모르간 법칙을 이용하여 부울대수 변환 및 논리회로를 간소화하는 능력을 익힌다.
▣ 논리소자의 동작을 이해한다. 1. 실험 목적
2.
|
|
|
논리게이트를 어떻게 구성하는지를 다시한번 확인 할 수 있었고, 아직도 어렵지만 그나마 직접해봄으로써 조금 더 회로구성하는것에 대해 친해질수 있는 기회였던 것 같다.
♠ 참고 자료 ♠
● Pspice로 구현한 부울 대수
▶ 밑의 시뮬레이션을
|
|
|
0
(b)AND입력1
입력2
출력
0
0
0
0
1
0
1
0
0
1
1
1
(c)OR 입력1
입력2
출력
0
0
0
0
1
1
1
0
1
1
1
1
(d)NAND입력1
입력2
출력
0
0
1
0
1
1
1
0
1
1
1
0
(e)NOR입력1
입력2
출력
0
0
1
0
1
0
1
0
0
1
1
0
(f)Exclusive-OR입력1
입력2
출력
0
0
0
0
1
1
1
0
1
1
1
0
(2)데이터 시트에서 74LS04, 74LS08,
|
|
|
게이트에 입력되는 값들이 같으면 0이 나타나고, 입력되는 값들이 같지 않으면 1이 나타난다. 즉 이진 부호로 입력해도 G1을 제외한 XOR게이트는 그레이 부호로 바뀐다. 논리 게이트 이론
(1) NOT 게이트
(2) AND 게이트
(3) OR 게이트
(4) NAND
|
|
|
부정들을
OR한 것과 같다는 것을 의미한다.
진리표를 이용하여 두 정리를 증명하면 다음과 같다.
또한 두 정리를 등가 게이트를 이용하여 표현하면, 다음그림과 같다. 1. 기본 논리식
2. 논리대수의 기본 법칙
3. 드 모르강의 정리
|
|
|
clock를 B에 1을 넣었을 때 출력은 clock 의 반전이 나온다는 것을 보여주고 있다. 이 결과 값은 EX-OR 게이트와 똑같은 결과 값이다. 1. Exclusive OR 회로
2. De-Morgan의 정리
3. NAND gate를 이용한 기본논리회로
4. NOR gate를 이용한 기본논리회로
|
|
|
게이트 각각을 논리기호로 그리시오.(Vcc 와 GND 생략)
2. 표 3-2-1(정논리) 의 데이터를 사용하면 이 게이트가 무슨 형인지를 설명하시오. 그 동작을 나타내는 논리기호를 그리시오. 부울 변수처럼 핀 번호를 사용하여 회로에 대한 부울대수 식을
|
|
|
논리회로의 간략화
D1
D2
C2
Y2
Y1
AND, OR, XOR, PASS가 가능한 연산회로
C1
● 모의 실험
De Morgan 제 1정리
회로 구성
결과 화면
De Morgan 제 2정리
회로 구성
결과 화면
■ 후 기
4장을 공부하면서 드모르간의 정리와 부울 대수의 법칙 그리고 카르노 맵에
|
|
|
순서
(1)디지털 실험기판 위에 비동기식 카운트-업 카운터 회로 (a)를 구성하고 CLR을 0→1로 하여 모든 플립플롭들을 해제(clear)시키고 CLK에 클럭 펄스를 하나 씩 트리거시키면서 Q3~Q0의 논리상태를 측정하여 표 1(a)에 기록한다.
(2)비동기식 카운
|
|
메뉴펼치기
