|
정리하면 다음표와 같다.
드 모르강의 정리
드 모르강의 정리(De Morgan's theorems)는 논리학자인 드 모르강이 제안한 정리로서 논리 대수에서 가장 중요한 두 개의 정리라 할 수 있다. 드 모르강의 정리는 논리식 사이에 논리합(OR)과 논리곱(AND)의
|
- 페이지 7페이지
- 가격 1,300원
- 등록일 2009.04.24
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
새 IC칩으로 하지 않는 이상은 이런 문제가 해결되기 힘들지 않겠나 생각된다.
◎ 참고문헌
디지털 논리와 컴퓨터 설계 (M.Morris Mano저) 1.목적
2.이론
3.간단한문제
4.실험기기 및 부품
5.실험방법
6.이론치및예상결과
7.참고문헌
|
- 페이지 7페이지
- 가격 1,000원
- 등록일 2004.10.05
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
논리회로
1. NAND 게이트와 NOR 게이트
2. 범용 게이트로서의 NAND/NOR 게이트
3. TTL NAND 게이트와 NOR 게이트
4. 2단계 논리회로의 NAND/NOR 게이트 구현
Ⅷ. 논리회로와 조합논리회로
1. BINARY LOGIC AND GATES
1) Binary Logic
2) Logic Gates
2. BOOLEAN ALGEBRA
1)
|
- 페이지 18페이지
- 가격 9,000원
- 등록일 2013.07.12
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
대수적 간소화
consensus의 정리
정규형
진리표로부터 부울 대수식을 유도하는 Sum-of-Products 방법
진리표로부터 카르노 맵(Karnaugh map) 구하기
Pairs, Quads, and Octets
Overlapping Groups
Rolling the Map
Logic Circuit
Finding the NOR-NOR Circuit
Datas
|
- 페이지 15페이지
- 가격 2,000원
- 등록일 2006.05.13
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
논리합 (XOR gate)
D플립-플롭
논리소자 취급
서로 다른 논리소자의 연결 시 주의점
CMOS소자가 선호되는 이유
CMOS 소자의 단점
논리연산의 단순화
논리연산용 부울대수 (Boolean algebra)
논리연산의 목적
드 모르강 법칙 (De Morgan
|
- 페이지 25페이지
- 가격 3,000원
- 등록일 2011.04.21
- 파일종류 피피티(ppt)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|