|
사용한 회로
▶4변수의 논리함수를 구성 가능
▶병렬-직렬 데이터 변환 구성 가능
▶임의 입력변수의 MUX 구성 가능
IC의 수 감소
디코더를
사용한 회로
설계가 복잡
구현시 미리 논리식 구현 후
게이트 수를 판단하여
결정해야 한다. 없음
|
|
|
갖고 학교에 간다
A
B
E
C
D
AB + C'D = E
[10] 다음 부울 함수를 카노우(카르노) 맵을 사용하여 간소화 하시오.
(1) F(a, b, c) = m (2, 3, 6, 7)
bc
a
00
01
11
10
0
1
1
1
1
1
Y = b
(2) F(a, b, c, d) = m (0, 2, 3, 4, 6, 11)
cd
ab
00
01
11
10
00
1
1
1
01
1
1
11
10
1
Y = b'cd + a'd'
|
|
|
조합회로와 순서회로로 구성(컴퓨터 내부회로 구성)
게이트
논리회로의 기본적인 하드웨어 소자로, 두 개 이상의 입력단자와 1개의 출력단자를 가짐
기본 연산 : 논리곱(AND), 논리합(OR), 논리부정(NOT), 배타적논리합(택)
불 대수(Boolean al
|
|
|
논리도를 완성하시오.
6. 필요한 결과
표 11-1
Y
1
0
0
0
0
0
0
0
1
0
1
0
0
0
1
0
1
1
0
0
0
1
0
0
1
1
1
0
0
1
1
0
1
표 11-2
Y
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1
표 11-3
입 력 X
선 택 선
출 력
A
B
0
0
0
1
0
0
0
0
1
1
0
1
0
1
0
1
1
0
0
1
1
1
1
1
표 11-4
선 택 선
출 력
A1
A2
Y0
Y1
Y2
Y3
0
0
0
1
1
0
|
|
|
논리 회로 설계를 위한 다양한 접근 방법을 모색해야 한다. 첫째, NAND 게이트의 조합을 이용한 새로운 최적화 알고리즘 개발이 필요하다. 기존의 알고리즘들은 만능 NAND 게이트를 활용한 다양한 설계 방식에 대해 한계점을 가진 경우가 많다.
|
|
|
부울 대수식과 등가임을 설명하시오 (힌트: 카르노 맵을 이용하시오).
3. 전감산기의 자리내림 B0는 부울 대수식으로 표시하면 가 된다. 카르노 맵을 이용하면 로 간소화할 수 있음을 보이시오.
4. 실험 4(b)에서 계산된 합 SC와 실험에서 구한 SE
|
|
|
2>
사용 부품
<실험 1>
<실험 2>
관련이론
1. 불 대수(Boolean algebar)
2. 논리 게이트
3. 드 모르간의 정리
<드모르간의 제 1정리>
<드모르간의 제 2정리>
* 출처
실험 순서
<실험 1 - 논리 연산>
<실험 2 - OR 및 XOR 게이트의 논리 기능>
|
|
|
논리 게이트(Logic Gate)
3. 조합논리회로
1) 특징
2) 반가산기(Half-Adder,HA)
3) 전가산기(Full-Adder,FA)
4) 디코더(Decoder)
5) 멀티플렉서(Multiplexer,MUX)
6) 디멀티플렉서(Demultiplexer)
4. 순서 논리회로
1) 플리플롭(Flip-Flop)
2) RS 플리플롭
3) JK 플리플
|
|
|
대수 처리 기능)
⑨ 조건 점프의 판단 기능
(3) 본 장의 이론에서 설명된 것과 달리 산술연산회로를 구현할 수 있다. 다른 형태의 산술
연산회로를 설계하라.
(2) 실 험
1) 산술연산회로를 결선하라.
2) 표 1의 결과가 나오는지 확인하라.
3) 논리
|
|
|
전달하는 FND의 역할은 현대 전자 기기의 발전에 없어서는 안 될 요소로 자리잡고 있다. 1. LED의 정의와 기능
2. 2의 배수에 대한 이해
3. 진리표 작성 방법
4. 부울 대수로의 식 간소화
5. 논리 회로 설계 과정
6. FND 표시 장치의 역할
|
|
메뉴펼치기
