|
디지털 회로 설계와 구현에 초점을 맞추는 것이 필요하다. 예를 들어, 다중 비트 덧셈기나 곱셈기를 설계하여 성능을 시험해볼 수 있을 것이다. 또한, 아날로그 회로와 디지털 회로를 통합한 하이브리드 시스템에 대한 연구도 가치가 있다. 이
|
|
|
(2) Gate Primitive를 이용한 AND 게이트 설계 및 검증
(3) 행동 수준 모델링을 통한 AND 게이트 설계
(4) 다양한 방법으로 Two-input XOR 게이트 설계 및 시험
(5) Four-bit XOR 구현 및 시뮬레이션 확인
(6) 1-bit full adder 회로 설계 방법
5. 기대되는 결과
|
|
|
|
회로 축전지
전력변환장치
Chapter 6. 무선통신망 시험
단위시험
통합시험
안테나 엔지니어링
Chapter 1. 무선통신 전파환경 분석
전파환경(전자파) 이론
전파의 종류와 페이딩
Chapter 2. 안테나계 설비 설계
급전선
도파관
|
|
|
시험적으로 해보거나 다양한 구성을 해보게 하는 경우
전자공학에서 Pspice를 이용한 디지털 회로 분석 과제
자율적인 디지털 응용회로(조합회로, 순차회로, 시스템회로 등) 설계 과제
졸업작품 과제 1. 산업기계화시대와 생산자동화시대
|
|
|
회로의 변경을 위해서 납땜이나 결선 작업을 해야 하기 때문에 전기 기술자만 작업 변경이 가능.
생산 라인을 변경 시킬 때 작동 형식 변경, 시퀀스 회로 설계, 검사, 시험, 현장 시운전의 많은 단계를 거침.
복잡한 시스템의 경우 사용되는
|
|
|
논리라면 인장시 실험값이 이론값보다 높아야 하지만 그러지 못했다. 응력이 오히려 감소하는 것이었다. 원인으로는 탄성을 가진 시편으로 인함이라고 여겨졌다. 혹은 실험기구의 약간의 영향도 무시할 수 없다. 왜냐하면 실험 시 인장 및 압
|
|
|
통과하는 게이트의 수도 적어야 한다. 간소화된 논리식은 회로의 게이트 수와 게이트 입력의 수가 최소화가 되고, 논리 레빌의 수가 감소하는 것이다.
카르노맵은 논리회로를 설계하기 위해 고안된 방법이고, 간단히 모든 경우의 수를 표로
|
|
|
변화 제 1장 컴퓨터와 디지털 논리회로
제 2장 데이터 표현
제 3장 논리 게이트와 부울 대수
제 4장 부울대수 간소화 및 구현
제 5장 조합 논리회로
제 6장 순서 논리회로
제 7장 레지스터와 카운터
제 8장 기억장치와 PLD
|
|
|
전기 설계 공학
실험목표
╋━━━━━━━━━━───────
• 시퀀스 제어회로에 대한 이해
• 시퀀스회로와 디지털논리회로에 관한 관계 이해
• 시퀀스 제어회로를 디지털논리회로로 구현
- 퀴즈부저, 분
|
|
|
회로의 역할이다.
6. epilogue
- 2016년도 1학기에 디지털논리회로를 배우며 처음 프로젝트라는 것을 접해보았고, 여러 프로그램들을 사용해보며 7-segment와 이를 기반으로 한 도어락 회로를 구성하여 구현해본 경험은 지금의 feedback amp를 구현하는
|
|
메뉴펼치기
