|
1. 논리회로의 기초 및 응용
2. Boolean 대수와 논리식 간략화
실험 계산값, PSPICE값, 측정값 datasheet 1. 논리회로의 기초 및 응용
2. Boolean 대수와 논리식 간략화
|
|
|
논리식으로 간소화하여 논리도로 나타내시오.
3. 10진수 0에서 5까지에 대해 익세스-3 코드를 작성하고, 표 12-3R의 결과와 비교를 하시오. 이들이 서로 일치하는가?
4. 그림 12-7과 표 12-3R을 비교하고, 그림 12-7의 회로가 익세스-3 코드를 어떻게
|
|
|
1. 실험목적
가. 반가산기와 전가산기의 원리를 이해한다.
나. 반가산기와 전가산기의 설계를 통해 조합논리회로의 설계방법을 공부한다.
다. 상용 ALU(산술논리 연산장치)의 기능을 이해한다.
라. 상용화된 4비트 ALU를 이용하야 두 수의
|
|
|
구성하면 아래와 같다. 입력 4개와 출력 3개로 회로가 매우 복잡하다.
- 인수들은 왼쪽 식과 같은 위치를 가진다. 따라서 이를 참고하여 실험 결과를
추측해 볼 수도 있다.
- 위의 실험에 대한 각각의 출력치를 측정하여 Truth table을 만들면 다음
|
|
|
다음과 같다.
※ 위에서 구성한 3-input OR, NAND, NOR gate들이 모두 잘 동작하는 것을
알 수 있다.
(3) 그림 2의 회로를 구성 L-9
워크밴치 이용
2-INPUT AND gate
3-input AND gate
3-input OR, NAND, NOR gate
De Morgan's theory를 증명하고 설명
e Morgan's theory
|
|
|
회로를 구성한 뒤 ME(memory enable)와 WE(write enable) 입력단을 +5v에 접속한 뒤 WRITE를 하기 위해 우선 아래 표에 있는 Address를 A1~A4입력단에 입력 시킨 뒤 데이터 입력단 D1~D4에 해당 데이터를 입력 후 ME와 WE입력단을 0에 접속 하고 다시 +5v에 접속하
|
|
|
(1) 실험 1-1-1에서 구한 전류 이득 값을 이용하여 이론값을 구하고, 실험 및 앞에서 구한 계산 결과와 비교한다.
e. 전류 이득
- 이론값
- 실험값
- 비교
(2) 실험 1-1-1에서 구한 트랜지스터의 β 값과 값을 이용하여 회로 1, 2, 3 의 특성을 Electron
|
|
|
회로 설계가 복잡하였지만, 간단하게 구성할 수 있었다. 측정할 값이 많아서 시간이 오래결렸으나, 예비보고서에서 작성한 표와 일치하는 결과가 나와서 만족스러웠다. 구성을 살펴보면, 아랫단의 합과 윗단의 합으로 구성되어 있는데, 아랫
|
|
|
E를 이용한 J-K F/FT Truth Table》
①회로구성
이번 실험은 J-K F/F의 동작을 확인 하는 실험이었다. 2개의 NAND와 1개의 INVERTER를 이용하여 회로를 구성하였고, Vcc와 Gnd 도 설정하여 주었다. 클럭에는 5V를 입력하여 F/F가 동작하도록 해주었다.
◎ J-K F/F
|
|
|
데이터 입력 D는
Enable 입력의 역할도 동시에 함을 주목한다.
《디멀티플렉서 회로 구성 》
《디멀티플렉서 실험 사진》
①회로구성
2개의 AND GATE와 1개의 INVERTER를 이용하여 회로를 구성하였다. D단자가 Eable과 함께 입력 값의 역할도
함께 하
|
|
메뉴펼치기
