|
a'cd
1) ab 가 01,11 이며, cd 가 11 인 경우 : bcd
그러므로 f = ac'd'+ab'd'+a'cd+bcd 가 됩니다.
REPORT
(카르노도 정리)
학과:방송영상산업학과
학번:99171035
성명:윤종순
과목:디지털 공학
교수님:권영해
제출일:03.11.24 1. 조합논리회로
2. 순차논리회로
|
|
|
1-1) CPU의 기본 구조
1-2) 논리회로 표기
1-3) 32-bit ALU
1-4) Booth’s Algorithm
(2) 동기
(3) 목적
(4) 연구 접근 방법
4-1) 1-bit Adder
4-2) 1-bit ALU
4-3) Subtraction 추가
4-4) 1-bit ALU & MSB ALU
4-5) 1-bit ALU & MSB ALU
2장 – 관
|
|
|
|
1-1) CPU의 기본 구조
1-2) 논리회로 표기
1-3) 1-bit ALU
(2) 동기
(3) 목적
(4) 연구 접근 방법
4-1) 1-bit Adder
4-2) 1-bit ALU
4-3) Subtraction 추가
4-4) 최종 ALU
2장 - 관련연구
3장 - Design
(1) 설계 단계
(2) 단계별 구현
2-1) Adder,
|
|
|
수동필터와 같다고 할 수 있다.
실험 방법에서와 같이 저항과 커패시터의 위치만 바꿈으로 해서 저역 필터와 고역 필터를 만들 수 있었고, 각 소자의 크기를 조절하여 0점과 3dB frequency의 위치를 조절 할 수 있었다.
4. 결과 및 토의
|
|
|
회로
치수 형상
기계적 강도, 내후성, 내열성
생산성, 가격
3. 실험 장비 및 부품
(1) 필요한 장비 및 부품
① 브레드 보드(Bread board)
② 멀티미터
③ 접촉식 디지털 온도계
④ IC 온도 센서 : AD590(전류 출력형)
⑤ OP 앰프 : uA741
⑥ 저항 : 940Ω, 27kΩ
|
|
|
회로를 패리티 발생기(Parity Generator)라고 하고, 수신측에서 패리티를 검사하는 회로를 패리티 검사기(Parity Checker)라고 한다.
패리티 비트의 논리 값을 정하는 방식에는 짝수 패리티(Even Parity)와 홀수 패리티(Odd Parity)의 두 가지가 있다.
☞ 짝수
|
|
|
1.실험 목적
● 드 모르간 법칙을 소자를 이용하여 실험적으로 증명한다
● 드 모르간 법칙을 이용하여 부울대수 변환 및 논리회로를 간소화하는 능력을 익힌다
● 논리소자의 동작을 이해한다
2.실험 이론
드 모르간의 법칙은 조합논리
|
|
|
회로칩에 의해서 구성된 마이크로프로세서를 핵심으로 하여 컴퓨터로서의 기능을 수행하게 한 것이다. 마이크로컴퓨터의 명령어체계·번지지정방식 등은 대형컴퓨터와 크게 다른 점이 없지만, 논리회로의 분산형식·처리속도·크기·가격 등
|
|
|
회로칩에 의해서 구성된 마이크로프로세서를 핵심으로 하여 컴퓨터로서의 기능을 수행하게 한 것이다. 마이크로컴퓨터의 명령어체계번지지정방식 등은 대형컴퓨터와 크게 다른 점이 없지만, 논리회로의 분산형식처리속도크기가격 등에서
|
|
|
논리회로를 구현하는
시간도 줄어들었고 동작기능을 보면 무엇을 이용해야할지 대충 감이 왔다.
역시 제일 간단한 자료흐름 모델링은 복잡한 구성으로 갈수록 효용도가
떨어지는듯 하다. 조합논리회로에는 기본적인 논리회로로 구성된 것
|
|
메뉴펼치기
