|
통과하는 게이트의 수도 적어야 한다. 간소화된 논리식은 회로의 게이트 수와 게이트 입력의 수가 최소화가 되고, 논리 레빌의 수가 감소하는 것이다.
카르노맵은 논리회로를 설계하기 위해 고안된 방법이고, 간단히 모든 경우의 수를 표로
|
|
|
변화 제 1장 컴퓨터와 디지털 논리회로
제 2장 데이터 표현
제 3장 논리 게이트와 부울 대수
제 4장 부울대수 간소화 및 구현
제 5장 조합 논리회로
제 6장 순서 논리회로
제 7장 레지스터와 카운터
제 8장 기억장치와 PLD
|
|
|
회로를 구성하고 가변저항을 변화시키면서 전류-전압 특성을 관측하여 기록하라.
(7) <그림 13>의 두 조합 논리회로를 구성하여 실험을 통하여 진리표를 작성하라.
6. 실험 내용 및 결과
(1) 인버터 게이트의 회로를 구성하고 0V와 5V의 값을
|
|
|
실험한 내용은 ring counter로 하나의 신호가 계속 출력단자를 순회하는 counter
실험이다. 바로 앞의 실험에서와 같은 내용이라 실험하는데 큰 무리는 없었다.
※ Ring Counter를 실험하면서 생각하였는데, 이 카운터는 논리회로에서 배운 내용인 1-out
|
|
|
전기전자회로실험
- 실험6. 논리조합회로의 설계 -
1.개요
◎ 논리게이트 조합으로 복잡한 논리적 함수관계 구현 및 불필요하게 복잡한 논리를 단순화 시키는 K-map 응용 방법을 익히고 don’t care 조건을 다루는 예를 실습한다.
◎ 조
|
|
|
회로의 역할이다.
6. epilogue
- 2016년도 1학기에 디지털논리회로를 배우며 처음 프로젝트라는 것을 접해보았고, 여러 프로그램들을 사용해보며 7-segment와 이를 기반으로 한 도어락 회로를 구성하여 구현해본 경험은 지금의 feedback amp를 구현하는
|
|
|
실험 결과, 출력 X와 Y를 비교 설명하여라.
실험 결과 X와 Y의 출력은 동일하며, AND 게이트의 출력과 동일하게 나타남.
A = ((AB)')' = AB
B = (A'+B')' = AB
시뮬레이션
회로
결과 논리회로 실습보고서 - 불 대수와 드모르간의 정리
[1] 7400 IC 핀 배
|
|
|
1
0
0
0
1
1
0
1
1
0
1
1
0
1
0
1
1
1
0
1
검토 실험 결과를 토대로 이 회로가 전 감산기로 동작함을 확인하여라.
입 력
출 력
X
Y
B
D
Bout
0
0
0
0
0
0
0
1
1
0
0
1
0
1
1
0
1
1
0
0
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
0
위의 실험의 논리식은 전 감산기의 논리식 D = XYB, BOUT = X(
|
|
|
제1장 컴퓨터와 디지털 논리회로 제2장 데이터 표현 제3장 논리게이트와 부울대수 제4장 부울함수의 간소화 및 구현 제5장 조합논리회로 제6장 순서논리회로 제7장 레지스터와 카운터 제8장 기억장치와 PLD - 출제예상문제(해설포함) 총47페
|
|
|
---------모듈부분 간략설명--------------
module vending(Clk, reset, choice, In, Change, exceed, Out);
//Input setting
input Clk;
input reset; // S0상태로 설정 (S0=0원)
input choice; // 선택 (1=음료선택,0=비활성화)
input [1:0]In; // IN을 2bit로 입력받음 (00=0원, 01=500원, 10=1000
|
|
메뉴펼치기
