|
.
참고자료
MyProtor를 이용한 디지털 논리실험, 강병익 양세양 공저, 한성출판사, 2000, p.3~4 p.109~113
전자회로의 기초, 강중순 외 3명 저, 북스힐, 2002, p.237~239 1. 실험 목적
2. 질문
1) AND 게이트
2) OR 게이트
3) NOT 게이트
4) XOR 게이트
|
|
|
실험에 참고한 자료의 그림을 보면 더 쉽게 이해가 가능하다.
Transition Time과 Prepagation Delay가 생기는 이유는 다음과 같다.
CMOS를 리모델링 하면 회로에 capacitor들이 구성되어있다는 사실을 알 수 있다. 출력 값이 high→low로, low→ high로 바뀌는 것
|
|
|
실험 고찰
1. MUX와 DEMUX의 응용분야에 대해 실제 예를 들어가면 기술하시오.
2. 81 MUX와 26 DEMUX를 설계하고, 설계한 회로도의 논리도를 완성하시오.
6. 필요한 결과
표 11-1
Y
1
0
0
0
0
0
0
0
1
0
1
0
0
0
1
0
1
1
0
0
0
1
0
0
1
1
1
0
0
1
1
0
1
표 11-2
Y
0
0
0
1
1
0
1
1
0
0
|
|
|
회로도>
≪ 표 ≫
< NAND 게이트 진리표>
≪ 그 림 ≫
< NAND 게이트 출력파형> 예비 레포트8장.hwp…………………………………7p
아날로그 및 디지털 회로 설계 실습
-예비레포트-
8. 논리함수와 게이트
1.
|
|
|
|
회로를 구성한다
(5)Clear 입력에 0->1로 하여 Q1Q2=00으로 만든다.
(6)클록입력에 펄스를 주어서 Q1Q2의 상태표를 기록한다.
5.Reference
디지털 회로 실험 <한양대학교>
디지털 논리 회로 <John M. Yarbrough> 1.제목
2.실험 목적
3.관련
|
|
|
디지털의 이해 (논리 게이트 OR, AND, NOT, NAND, NOR, EX-OR··.)
- 디지털 IC의 종류와 특징 (TTL & C-MOS)
3. 사용기기 및 부품
- SMPS, 펑션제너레이터, 74LS90, 74LS47, 7 Segment, 저항(330)
4. 도면
10
5
▽
5V
16
8
GND
5. 실험 및 실험결과
가. 회로 제작 과정 모습
나.
|
|
|
1-8 회로를 구성하고 진리표를 작성한다.
8. 논리식 를 실현하기 위한 스위치 회로를 구성 하고, 진리표를 작 성하라
9. 다음 스위치 회로를 구성하여, 진리표를 작성한 후 논리식을 유도하라.
§ 실험 보고서
○실험 목적
AND, OR 논리의 진표를 결
|
|
|
실험순서
입력
논리레벨
(3번 핀)
출력
논리레벨
(4번 핀)
논리레벨
(5번 핀)
논리레벨
(6번 핀)
7
입력을 접지에
잠시 접촉한 경우
High
8
입력을 +5.0V에
잠시 접촉한 경우
Low
9
결함 조건 :
5번 핀 개방
Low
High
X
Low
10
결함 회로 전압
(디지털 멀티미터
|
|
|
디지털 논리소자의 기본 회로를 구성하여 값을 측정하는 실험이었다. 모든 실험의 값들이 시뮬레이션이나 흔히 알려진 진리표대로 값이 비슷하게 나와 전체적으로 만족스러운 실험이었다. 모든 결과값들이 조금씩의 오차가 발생하였는데,
|
|
|
실험과 마찬가지로 실제 회로를 가정하여 시뮬레이션 되었기 때문에 발생한 Delay로, 정상적인 현상이다.
4. 고찰
이번 실험은 디지털 회로를 만드는 데 있어서 가장 기본적이라고 할 수 있는 논리 Gate 회로의 구성에 대한 실험이었다. 우리가
|
|
메뉴펼치기
