|
논리회로가 단일 고착 고장이라 해도 다중 고착 고장으로 간주해 취급해야 한다.
복잡한 디지털 시스템 시험 방법
Scan Testing : Scan 입력에 대한 출력 관측. Internal scan 및 Boundary scan
BIST(Built-In Self Test)
그림 2.5.4 내부 스캔 테스팅 개략도
그림 2.5
|
|
|
디지털 오실로스크프 경우에는 어느 채널에 맞추든 상관이 없다.
■ 실험 순서
▶ S- R 래치
1. 그림 15-3의 S- R 래치를 구성하라. 여기서는 선이 SPDT(single-pole double-throw) 스위치의 역할을 대신한다. LED는 논리 모니터로 사용된다. TTL 논리에서는
|
|
|
시험해 볼수 있었을 것이다.
이번 설계를 통하여 디지털 논리회로, 컴퓨터구조론 등을 바탕으로한 디지털 시스템에 대한 이론을 실제 시스템에 적용 해봄으로써, 자세한 부분까지는 아니지만 현실에서 존재하는 여러 임베디드 시스템의 개략
|
|
|
회로이다.
쌍대성 정리를 이용하여 (d)회로를 (e)와 같은 등가의 NOR-NOR 회로로 바꿀 수 있다.
즉, 주어진 논리 동작을 하는 회로를 (b)와 (e)처럼 2가지 종류로 만들 수 있다.
참고문헌
부울대수와 카르노 맵 - 정보통신실험 2004. 5. 19
디지털 공학실
|
|
|
대체
진공관의 단점 속에서 탄생한 트랜지스터
1. 트랜지스터 개요
2. 트랜지스터의 역사
3. 트랜지스터의 일반 외형
4. 반도체 조합에 따른 트랜지스터의 구분 (PNP타입, NPN타입)
5. 트랜지스터의 동작 원리
PNP타입 트랜지스터
NPN 타입 트
|
|
|
디지털 설계와 논리회로\', \'전산기 구조\' 등과 같은 H/W 관련 과목의 전면적인 수정이 언젠가는 도래하리라는 염려을 낳게합니다.
언젠가 모 교수님께서 \'이론이 너무 자주 변해서 공부하거나 가르치기가 힘들다\'라고 하신 말씀이 생각나는
|
|
|
디지털 카메라 등의 메모리가 이에 해당한다.
■ 차세대 메모리
PRAM (Phase Change RAM), FRAM (Ferroelectric RAM), MRAM (Magnetic RAM) Ⅰ. RAM (Random Access Memory)
1. 개념
2. 필요성
3. 저장 방식과 구성
4. 성능(access time)
5. 종류 ( 논리회로를
|
|
|
디지털 실험에서는 전압(V)를 측정하는 것이 아니면 오차는 없을 것 같다.
결과 및 토론
이번 실험에서는 무효 BCD-코드 감지기에 대한 진리표를 작성하고 또한 카르노맵을 이용하여 표현식을 간소화, 다시 간소화된 표현식을 구현한 후 회로
|
|
|
따라 조금씩 부식이 일어날 수도 있기 때문에 내가 사용했던 브래드 보드 역시 이론에 가까운 완벽한 상태가 아니었을 가능성이 크기 때문에, 오차가 발생했을 가능성 또한 크다고 생각한다. 1. 회로도
2. 이론값
3. 실험결과
4. 결과분석
|
|
|
디지털 논리에서 널리 응용되고 있다. MUX의 한가지 유용한 응용은 진리표로부터 직접 조합논리 함수를 구현하는 것이다. 예를 들어 실험 11에서는 그림 12-2(A)의 진리표로 정의되는 오버플로우 오류 감지회로가 필요했다. 1이 들어있는 각각의
|
|
메뉴펼치기
