|
설계한 전가산기의 논리회로도는 그림 6과 같다.
예비보고서를 작성할 때, Max+Plus II를 사용하여 그림 6의 회로를 설계하고, 이 회로
에 대한 시뮬레이션 결과를 첨부하라.
그림 6 반가산기를 이용한 저가산기의 논리회로도
그림 6 시뮬레이션
|
|
|
Altera Quartus를 이용한 디지털 회로 설계에 관한 문서
DigitalDesign1.pdf
전가산기:2bit의 자리수와 carry를 더하는 3bit의 합을 나타냄
x
y
z
c
s
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
1
0
1
0
0
0
1
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1
[진리표]
[논리게이트] C = x y + z (x y), S = x y
|
|
|
ALTERA MAX+PLUS Ⅱ를 사용한 디지털 시계
LCD와 7세그먼트로 시간을 표현
스탑워치와 알람기능포함
도트메트릭스로 시간을 표현
핀설정은 다 되어있음
|
|
|
설계과목 : 디지털공학실험
설계수행자
설계과제제목
주 별 설계진행 일정
공 학 이 론
설계구성요소
설계주안점
현실적제한요소
VHDL로 순차회로(검출기) 설계 코딩
벡터를 이용한 순차회로 설계
벡터를 이용하지 않은 순
|
|
|
|
MAX+PLUS II의 VHDL을 활용한 주차 빌딩 관리 시스템으로
한백전자의 EMPOS COMBO 보드에 올려 테스트까지 완료한 프로그램입니다.
이 프로젝트는 디지털시스템설계 과목에서 자유주제로 한학기간의 프로젝트를 수행하면서 만든 작품입니다.
PPT
|
|
메뉴펼치기
