|
남아서 정류작용을 한다.
6. 축전기 : 주로 전자회로에서 전하를 모으는 장치
배경 이론-4
4개의 다이오드를 사용한 회로는 브리지정류라고 도 불리며 전파정류의 일종이다. 1. 실험목표
2. 배경이론
3. 실험방법
4. 실험결과
5. 고찰
|
|
|
실험의 측정 결과가 옴의 법칙을 만족하는지 확인하고 오차를 구하라.
(2) 가변 저항기의 원리와 사용법을 설명하라.
(3) 직·병렬 합성 저항의 측정 결과를 이론적 합산값과 비교하라.
포인트
1.실험 회로에서 스위치를 사용하지 않으려면 저항
|
|
|
된다.
실험기기
테스터, 오실로스코프, 함수발생기, 교류전압계, 교류전류계
만능기판, 만능기판용 전선, 스트리퍼
저항 220 , 470 , 1.5k 1 . 개요
2. 실제의 공진회로
2-1 직렬회로
2-2 병렬회로
2-3 병렬공진회로
3. 실험기기
|
|
|
회로의 3dB 주파수 를 구하시오. 150kHz
c) 주파수를 1kHz로 놓고, υD가 4V 피크 값을 갖도록 입력 신호를 올리고, 이 때 υB 값을 기록하시오. 422mV
d) υB를 고정시키고 υD의 값이 저주파일 때와 비교해 0.707배로 감소하는 주파수를 실험적으로 구하시
|
|
|
D, T, RS 등등이 있듯이, 데이터 기억, 데이터 토글, 데이터 기록, 삭제 등등에 사용될 수 있다. 그리고 F/F는 어떻게 조합하느냐에 따라 다양한 기능을 수행할 수 있다. 1. 목 적
2. 실험 준비물
3. 설계실습 계획서
* 래치와 플립플롭 이론
|
|
|
회로가 되고 Loading effect가 발생하지 않게 되어 발생할 수 있는 최대 전압이득을 유도할 수 있다. 위에서도 실험을 통해 분석해 본 것과 같이 RL값이 더 커지게 되면 컬렉터 저항의 합성저항은 커지게 되므로 전체 전압이득(Av)는 증가하게 된다.
|
|
|
와이어 속이 미세하게 끊어져 있을 수도 있고, 또는 납땜하는 과정에서 미세하게 전류가 통하지 않게 납땜을 했을 가능성 또한 배제할 수 없다고 생각한다. 1. 실험목표
2. 관련이론
3. 데이터시트
4. 실험
5. 실험결과
6. 오차 및 분석
|
|
|
회로(AND gate)
2)논리합 회로(OR gate)
3)논리 부정 회로(NOT gate)
4)NAND 회로 (NAND gate)
5)NOR 회로 (NOR gate)
6)배타적 논리 합 회로(exclusive-OR gate)
7)비교기
8)반가산기
9)반감산기
10)플립플롭
실험방법
(1)AND와 OR 게이트의 특성
(2)NOT 와 NAND게이트
|
|
|
DC 값의 계산치와 측정치를 결정하고, 비교하라.
(계산치) = 3.5V
(측정치) = 2.84V 1. 실험 목적
2. 실험장비
3. 실험순서
1) 문턱 전압
2) 반파정류-1
3) 반파정류-2
4) 반파정류-3
5) 브릿지방식 전파정류
6) 중앙-탭방식 전파정류
|
|
|
.
⑥ 새로운 에 흐르는 전류과 위상차를 측정. 총전류란에 결과 기록.
⑦ 측정한 과 를 식에 대임하여 를 계산.
⑧ 전압 와 전류 를 오옴의 법칙에 대입하여 임피던스를 구함. 이론
실험과정
|
|
메뉴펼치기
