|
회로를 결선하시오. 입력전압은 (1)의 값을 사용한다.
(6) 전류 과 를 측정하시오.
: 이론값 1.333 4
4.3 KVL/KCL 법칙
<실험 개요>
① DC power supply, Multi-meter 그리고 임의의 저항 3개를 준비한다.
(저항의 크기는 = 1kΩ, = 3.3kΩ, = 4.7kΩ으로 한다.)
②
|
|
|
실험 과정에 주어진 그래프에 지시된 점의 파형을 그려야 한다.
항상 그림 2-1(a)과 같이 CRO의 EXT TRIGGER를 사용한다.
1.(a) 그림 2-1와 같이 회로를 완성하여 표 2-1을 완성하시오.
표 2-1
A
X
Y
0
+5
2.(a) 그림 2-2와 같이 회로를 완성하여 표 2-2와 2-3을
|
|
|
실험 순서
(1)디지털 실험기판 위에 비동기식 카운트-업 카운터 회로 (a)를 구성하고 CLR을 0→1로 하여 모든 플립플롭들을 해제(clear)시키고 CLK에 클럭 펄스를 하나 씩 트리거시키면서 Q3~Q0의 논리상태를 측정하여 표 1(a)에 기록한다.
(2)비동기식
|
|
|
실험 내용
A. SR latch
(1) <그림 8>의 회로를 구성하라.
(2) 입력 S와 R의 조합을 통해 진리표를 완성한다. 표의 상태 행에서 set, reset, last Q, ambiguous 등으로 구분하여 기입한다.
(3) SR latch의 동작을 시간도표로 나타내고, 특히, S=R=1에서 S=R=0상태
|
|
|
실험 2. 전가산기의 실험
아래 그림과 같이 논리소자를 이용하여 회로를 구성하고, 실험결과를 표와 타이밍도에 기록한다.
실험 1의 ①~⑤과정을 반복한다.
(3) 실험 3. 반감산기의 실험
아래 그림과 같이 논리소자를 이용하여 회로를 구성하고
|
|
|
회로
- 4개의 BCD숫자 입력, 선분을 선택하는 7개의 출력
- 2진수를 10진수로 변환해주는 디코더라 칭하지만 실제로는 4비트 십진수를 7비트 코드로 변환하 는 코드 변환기이다.
Ⅲ. 실험 준비물
(1) 전원공급기(GW GPC-3020A) 1대
(2) 오실로스코프
(3)
|
|
|
실험과정(4)와 실험과정(6)을 비교해 보면 전류의 크기는 실험과정(4)가 더 크게 나오게 되는데 그 이유는 저항값은 전류에 반비례하므로 저항값이 더 큰 실험과정(6)이 전류값이 더 작게 나오게 되었다.
그림2-14의 실험회로는 세 개의 저항이
|
|
|
회로와 비슷하게 나옴을 예상할 수 있었다. 그리고 우리조는 실험중 바이패스 캐패시터만 제거하여 실험을 하였는데 바이패스 캐패시터를 제거하였을 경우 전압이득이 정상회로에 비해 무척이나 감소함을 알 수 있었다.
실험 22장에 대한 복
|
|
|
회로에서 과도상태를 얻기 위해서 스위치를 사용하였으나, 실험상에서 스 위치를 사용할 수가 없다. 따라서 스위치 없이 반복적인 과도상태를 만들 수 있는 회 로를 구현하는 방법을 설명하라.
펄스파를 입력 전압으로 인가한 후 DC offset을 이
|
|
|
회로의 양단에 연결된 어느 부하
저항에도 그 부하저항이 원래 회로의 양단에 연결된 것 같이 동일한 전류가 흐르고 동일한
전압이 걸린다. 이 말들은 키르히호프의 법칙과 같은 의미로 받아 들여 질수 있다. 실제로 실험
에서는 테브닌화 해
|
|
메뉴펼치기
