|
및 시스템실험
출판사 : 청문각
저자 : 대한전자공학회
초판발행 : 2002년 7월 20일 발행 1. Title
2. Name
3. Abstract
4. Background
(1) 반가산기(half adder)
(2) 전가산기(full adder)
5. Simulation
실험1 - Half Adder
실험2 - Full Adder
실험3 - 2 D
|
- 페이지 29페이지
- 가격 3,000원
- 등록일 2008.11.27
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
나와 있는 진리표의 결과이다.
A0 = 0, B0 = 0, A1 = 0, B1 = 1 일 때.
A0 = 0, B0 = 1, A1 = 1, B1 = 1 일 때
A0 = 1, B0 = 0, A1 = 1, B1 = 1 일 때
A0 = 1, B0 = 1, A1 = 1, B1 = 1 일 때 (1) 실험 목적
(2) 실험 준비물
(4) 전가산기와 반가산기
(3) 예비 보고서
시뮬레이션
|
- 페이지 8페이지
- 가격 13,860원
- 등록일 2012.11.12
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험값)
SC
SE
0
0
0
0
1
1
1
1
1
0
1
1
0
1
1
0
5. 4비트 2진 전가산기와 그의 보수를 이용한 4비트 2진 전감산기
IC 7483은 MSI 4비트 2진 전가산기이다.
다음 회로의 합 또는 차의 출력은 FPGA의 LED로 출력핀을 설정하여 FPGA의 LED로 출력을 확인한다.
그림 8-6
|
- 페이지 10페이지
- 가격 1,000원
- 등록일 2010.12.27
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
구현한 전가산기 회로
⓸ 7486 IC, 7432 IC, 7408 IC, 7404 IC을 사용해서 구현한 전감산기 회로
⓹ 7483 IC을 사용하여 사용한 가산기 회로
⓺ 가산기인 7483 IC과 7486 IC을 함께 사용해서 감산기와 가산기를 구하는 회로
○결과 및 고찰
|
- 페이지 6페이지
- 가격 1,800원
- 등록일 2014.04.11
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
01
11
10
0
0
0
1
0
1
0
1
1
1
(2) 간략화
S는 더 이상 간략화되지 않는다.
Ci+1 = A\'BCi + AB\'Ci + ABCi\' + ABCi
= A\'BCi + AB\'Ci + ABCi\' + ABCi + ABCi + ABCi
= BCi(A\' + A) + ACi(B\' + B) + AB(Ci\' + Ci)
= BCi + ACi + AB
XOR 게이트를 사용하려면 다음과 같이 줄여도 된다.
Ci+1 = A\'BCi +
|
- 페이지 3페이지
- 가격 500원
- 등록일 2007.07.25
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|