|
고 생각됩니다.
(5) AND, NOT로 모든 논리회로를 구성할 수 있는가 답하고 그 이유를 논하라.
⇒ 구성할 수 있다. 그 이유는 NAND 만으로 AND, OR, XOR을 구성할 수 있으므로 NAND는 AND와 NOT이 합쳐진 것이므로 가능할 것이라고 생각했고, 피스파이스로
|
|
|
논리의 설계
각각의 모터에 하나씩, 4개의 독립된 논리회로가 있어야 한다. 윤활유 펌프용 모터에 대한 논리가 한 예로서 설계되어 있다. 첫 단계는 진리표의 데이터를 Karnaugh 맵으로 옮기고 SOP 표현식을 구하는 것이다.
스위치 변수 는 맵 변
|
|
|
논리회로이기 때문에 평소 두 핀은 언제나 High로 되어 있어야하고, Low에서만 입력에 따라 출력이 반응하는 회로이다. 그리고 PRESET과 CLEAR도 서로 반대의 입력일 때만 원래의 기능을 수행한다는 것도 알 수 있다.
- 이번에는 설계로 인하여 실
|
|
|
반가산기
반가산기는 두 개의 2진수 A와 B를 더하여, 합 S와 자리올림 C를 출력하는 논리회로이다. 다음 아래의 진리표와 회로를 보자.
A
B
S
C
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
이 책에 집필자는 가산기에 기본은 덧셈이라고 집필하고 있다. 그래서 A와 B
|
|
|
논리 회로에서의 논리 게이트들의 동작과 Boolean equation, De morgan의 법칙을 바탕으로 한 논리 게이트의 특성을 이해하는 시간이었다. 실험은 전반적으로 예비보고서를 쓸 때 분석했던 것과 같이 Truth table이 일치했고 시뮬레이션 결과도 일치하
|
|
|
논리회로의 입력
차기상태
조합논리회로 출력
입력
현재상태
플립플롭 입력
x
A
B
A
B
0
0
0
1
0
1
0
0
0
1
0
1
0
1
0
1
0
1
0
1
0
0
1
1
0
1
0
1
1
0
0
0
0
0
0
1
0
1
0
0
0
0
1
1
0
1
1
1
1
1
1
1
1
1
1
1
카르노 맵(D 플립플롭을 이용하는 경우)
AB
X
00
01
11
10
0
1
1
1
1
1
AB
X
00
01
11
|
|
|
논리회로의 입력파형으로 고정 논리레벨을 갖는 파형을 인가할 때 사용하는 조절 스위치.PUSH/PULL 에 따라 TTL/CMOS 모드 선택된다.
- TTL/CMOS OUTPUT BNC : T시/CMOS에 따른 출력
- DC OFFSET CONTROL : 출력신호에 양 또는 음의 DC성분을 첨가할 수 있다.- MAIN OU
|
|
|
논리회로 실험에서 주로 사용되는 직접회로는 74XX TTL 계열이며 바이폴라(bipolar)형 트랜지스터로 구성되어 있으며 5V를 "on"(이진수 1)상태로, 0V를 “off”(이진수 0)상태로 사용한다. RRL은 주로 DIP(Dual-in-line Package)형이며 기능에 따라 14핀, 16핀 등
|
|
|
논리회로 시간에 배웠던 래치와 플립플롭의 동작을 직접 확인해 볼 수 있었다. 래치의 경우 클록 신호가 허용되어 있는 동안은 연속적으로 입력 변화가 출력에 전달되는데 반해, 플립플롭은 오로지 클록 신호에 따라서만 그 출력이 바뀌는 것
|
|
|
회로가 필요
* SRAM
- 재충전이 필요 없음
- ROM(Read Only Memory)(08년 1회 정보처리산업기사 출제)
* Mask-ROM
* PROM
* EPROM : 자외선을 이용하여 기억된 내용을 지우는 소자
* EEPROM
- 자기 코어(Core Memory)
(2) 보조 기억 장치
* 종류 : 자기 드럼,
|
|
메뉴펼치기
