|
출력값을 Display 하는 회로를 조별로 자유롭게 설계하시오)
(1) 설계하고자 하는 패턴 인식 동기 순서 논리회로를 위한 state/oupput table을 작성하시오.
(2) 설계하고자 하는 패턴인식 동기순서 논리회로의 transition/output table을 작성하시오.
|
|
|
시킨후, NAND-NAND로 회로를
구성하여라.
f(A,B,C,D)= SUM (0,4,8,9,10,11,12)
CD
AB
00
01
11
10
00
1
0
0
0
01
1
0
0
0
11
1
0
0
0
10
1
1
1
1
☞
f(A,B,C,D)=AB prime +C prime D prime
☞ NAND-NAND 회로
6)주어진 함수의 논리회로를 구성하여 그리고, 카르노맵을 사용하여 간략화시킨
|
|
|
가 된다.
책 부울대수 정리11과 같다.
실험 1의 그림(c)는 회로상으로 병렬 상태이고 NOT가 두 번이므로 OR 게이트가 되는 것이다.
실험 1의 그림(d)는 그림(c)에서 NAND를 한번 더 연결 한것이므로 그림(c)가 OR게이트 였으므로 NOR 게이트가 되는 것이
|
|
|
Boolean Algebra Logic Gate Karnaugh Map
부울 대수(Boolean Algebra)
■ 1854년에 George Boole이 기본적인 원리를 주창
■ 2 진 변수와 논리 동작을 취급하는 함수
■ 변수는 ‘0’과 ‘1’의 두 값 중에 하나를 가지며 변수 이름은 영문자로 표시
|
|
|
12장 예비 보고서
12.1 레지스터의 종류
12.2 실험
실험 12-1 시프트 레지스터 회로
1. 실험 목적
2. 소요 계측기 및 부품
3. 실험 과정
실험 12-2 4 비트 양방향 시프트레지스터(PIPO)
1. 실험 목적
2. 소요 계측기 및 부품
3. 실험 과정
|
|
|
●실험에 관련된 이론
●실험 방법 및 유의 사항
●참고문헌
●실험 회로 및 시뮬레이션 결과
|
|
|
AC prime D
5) 주어진 함수의 논리회로를 구성하여 그리고, 카르노 맵을 사용하여 간략화시킨후, AND-OR와 OR-AND 로 각각의 동일한 출력을 갖는 회로를 구성하여라.
f(A,B,C,D)= SUM (0,4,8,9,10,11,12)
f(A,B,C,D)=
SUM (0,4,8,9,10,11,12)
f(A,B,C,D)=
PI (0,4,8,9,10,11,12)
CD
AB
|
|
|
1. 실험목적
가. 반가산기와 전가산기의 원리를 이해한다.
나. 반가산기와 전가산기의 설계를 통해 조합논리회로의 설계방법을 공부한다.
다. 상용 ALU(산술논리 연산장치)의 기능을 이해한다.
라. 상용화된 4비트 ALU를 이용하야 두 수의
|
|
|
논리회로 설계
▶ A1, B1, A0, B0의 input과 BR1, D1, D0, BR0의 output GATE와 NOT, AND, OR, XOR게이트를 이용하여 논리도를 만들고, Compile을 한다.
3) 결과 분석
▶ Simulation 한 결과
input
output
A1
A0
B1
B0
BR1
D1
D0
BR0
0
0
0
1
1
1
1
1
0
1
0
1
0
0
0
0
0
1
1
1
1
1
0
0
1
0
1
0
0
0
0
0
1
|
|
|
☞A\'(BD\'E\'+BC\'E+BCE)
☞Z = A(B\'+E\'+C\'D\'+CD) + A\'(BD\'E\'+BC\'E+BCE)
회로도 구현
Z = A(B\'+E\'+C\'D\'+CD) + A\'(BD\'E\'+BC\'E+BCE)
X = A\'BC(D+E)Z\'
Y = ABE(C+D)Z\' ◉8-N 설계 과제
◉진리표
◉진리표를 이용해서 구한 Z에 대한 K-map
◉회로도 구현
|
|
메뉴펼치기
