|
논리회로가 단일 고착 고장이라 해도 다중 고착 고장으로 간주해 취급해야 한다.
복잡한 디지털 시스템 시험 방법
Scan Testing : Scan 입력에 대한 출력 관측. Internal scan 및 Boundary scan
BIST(Built-In Self Test)
그림 2.5.4 내부 스캔 테스팅 개략도
그림 2.5
|
|
|
디지털 시스템의 내부조직은 일련의 마이크로연산으로 정의할 수 있다.
용도 1) 특정 목적 디지털 시스템: · 특정 마이크로연산을 영구히 수행한다.
예) 주변기기 제어장치( M/T 제어기)
2) 범용 디지털시스템: · 다양한 마이크로 연산을 수행한
|
|
|
디지털공학개론) 강의안 자료
2) (IT용어사전, 한국정보통신기술협회)집적도 [degree of integration, 集積度] 3) [메카솔루션공식홈페이지] http://Mechasolution.com.반도체집적회로
4) 김익수. 디지탈 논리회로. 서울: 집문당, 1996.
5) 한국정보통신기술협회
|
|
|
논리 회로적으로 논리곱의 결합 법칙을 설명하면 다음그림과 같다.
분배 법칙
3 변수 논리회로의 분배 법칙은 대수적으로 다음과 같다.
논리 회로적으로 분배 법칙을 설명하면 아래그림과 같다.
논리대수의 기본정리
디지털 논리식을 해석
|
|
|
각각 단지 2-to-1 멀티플렉서와 1-to-2 디멀티플렉서만 중첩 사용해서도 구현이 가능하다.
(a) 8-to-1 멀티플렉서
(b) 1-to-8 디멀티플렉서
2.참고 문헌
-이병기, “디지털 공학실험” p.55-70
7404
7400
7410
74139 1. 실험 관련 이론
2.참고 문헌
|
|
|
디지털 오실로스크프 경우에는 어느 채널에 맞추든 상관이 없다.
■ 실험 순서
▶ S- R 래치
1. 그림 15-3의 S- R 래치를 구성하라. 여기서는 선이 SPDT(single-pole double-throw) 스위치의 역할을 대신한다. LED는 논리 모니터로 사용된다. TTL 논리에서는
|
|
|
회로도)
가. 디코더 회로를 실험보드에 구성하고 디코더의 출력에 LED를 연결하여 디코더의 입력을 변화시키면서 디코더 출력을 조사하라.
나. Encoder의 입력에 Decoder의 출력을 연결하고 Encoder의 출력값을 확인하라.
다. 4-to-1 멀티플렉서와 1-to-4
|
|
|
디지털공학개론 교안
2. 2011년 한경대학교 김수찬 교수 디지털공학 강의 교안
(/http://www.kocw.net/home/search/kemView.do?kemId=334780) 1.논리기호의 해석 방법
2.5가지 표준논리게이트 심볼의 대치논리게이트
3.표준기호로부터 대치기호 구하기
4.참
|
|
|
클록의 수가 증가하면 계수의 값이 증가하여 (15)까지 증가하게 된다.
16. 디지털 시스템에 있어서(카운터)는 클록 펄스에 따라 수를 세는 계수 능력을 갖는 논리회로다. 그리고 카운터는 (비트 수)에 의해서 최대 카운트가 결정된다. 01 ~ 16
|
|
|
설계 및 구현
1. 설계개념
최대한 여러 개의 컴포넌트를 따로 구현하여 컴포넌트를 합치면서 설계한다.
컴포넌트로는 7segment , key입력 컴포넌트, piezo컴포넌트 dot matrix컴포넌트, lcd컴포넌트 , 디지털 시계 컴포넌트가 있으며 이들을 전부 합
|
|
메뉴펼치기
