|
부울대수의 정리
1. 실험 목적
▣ 부울대수(Boolen algebra)의 기본적인 공리와 정리를 이해하고 증명한다.
▣ 부울대수식을 이용한 논리회로의 간략화 및 논리식 표현을 익힌다.
▣ 다양한 논리회로를 부울대수식으로 표현하는 능력을 배양
|
|
|
논리회로의 조합으로 구성되며 대표적인 기능을 갖는 것은 집적회로화되어 있다. PCM통신에서는 아날로그디지털 변환기를 코더라 한다.
4. 참고 자료
-VHDL을 활용한 디지털 회로 설계 (한울출판사)
-네이버 백과사전 1. 개 요
2. 문 제
(1) 3*
|
|
|
논리회로(조합논리) : 입력/출력으로 구성. Test Vector 사용
복잡한 논리회로(순차논리) : 입력/상태/출력으로 구성. 논리 Simulation을 사용
순차논리회로 테스팅의 어려움
회로 내부 상태의 설정 및 관측(observability)이 어렵다. (외부 출력용 Test Point
|
|
|
논리 게이트의 핀 배치도
■ 조합회로
디지털 논리회로에는 조합회로(Combinational circuit)와 순차회로(sequential circuit)가 있다. 조합회로는 게이트들을 조합하여 만든 논리회로로서 입력에 따라 출력이 결정되며, 이 때 그 출력은 그 전 입력의 영
|
|
|
값과 실제 측정 결과가 같음을 알 수 있었다. 측정값이 입력값인 5V보다 낮은 이유로는 게이트를 통과할 때의 손실이 가장 클 것이고, 그 외에 멀티미터 측정상의 오차가 있다. 1. 실험제목
2. 실험 목적
3. 실험 결과
4. 결과분석 및 고찰
|
|
|
논리합 회로 (NOR gate)
기타 논리 회로
배타적 논리합 (XOR gate)
D플립-플롭
논리소자 취급
서로 다른 논리소자의 연결 시 주의점
CMOS소자가 선호되는 이유
CMOS 소자의 단점
논리연산의 단순화
논리연산용 부울대수 (Boolean algebr
|
|
|
회로를 정확하게 구성하고 실험했다면, 그 진리표는 표 8-2와 같다.
입력이 0000, 0001, 0010, 0011, 0100, 0101, 0110, 0111, 1000, 1001일 경우
·입력이 1010, 1011, 1100, 1101, 1110, 1111일 경우 7. 대수논리와 드모르간 정리, 간소화
∎ 실험목적
∎ 실
|
|
|
드 모르간의 법칙
1. 실험 목적
▣ 드 모르간 법칙을 소자를 이용하여 실험적으로 증명한다.
▣ 드 모르간 법칙을 이용하여 부울대수 변환 및 논리회로를 간소화하는 능력을 익힌다.
▣ 논리소자의 동작을 이해한다. 1. 실험 목적
2.
|
|
|
논리회로의 간략화
D1
D2
C2
Y2
Y1
AND, OR, XOR, PASS가 가능한 연산회로
C1
● 모의 실험
De Morgan 제 1정리
회로 구성
결과 화면
De Morgan 제 2정리
회로 구성
결과 화면
■ 후 기
4장을 공부하면서 드모르간의 정리와 부울 대수의 법칙 그리고 카르노 맵에
|
|
|
논리식을 표현할 수 있도록 설명한다.
*논리함수를 간소화하는데는 일정한 규칙이 존재하지 않음을 상기시킨다.
*여러항을 결합하거나 소거하기 위한 방법의 이해를 돕는다.
*각 변수의 조합에 따른 결과를 표로 요약할 수 있다.
*공리와 기본
|
|
메뉴펼치기
