|
있어서 관련서적과 인터넷을 조사하였고, 같은 수업을 듣는 친구와 스터디 모임을 통해 어렵게나마 완성할 수 있었습니다.
1장의 그림은 p-spise 를 사용하여 회로도 및 타이밍도를 작성하였으며, 2장은 max plus를 사용하여 작성하였습니다.
|
|
|
회로 : AND+NOT 의 조합 회로이며 AND 회로를 부정하는 판단기능을 갖는 만능
회로이다.
<진리표> <시퀀스>
6>EOR 회로: 두 입력 상태가 같을 때 출력이 없고 ,두 입력 상태가 다를 때 출력이 생기는
회로를 배타 논리합(exclusive OR) 회로라
|
|
|
회로 : AND+NOT 의 조합 회로이며 AND 회로를 부정하는 판단기능을 갖는 만능
회로이다.
<진리표> <시퀀스>
6>EOR 회로: 두 입력 상태가 같을 때 출력이 없고 ,두 입력 상태가 다를 때 출력이 생기는
회로를 배타 논리합(exclusive OR) 회로라
|
|
|
논리 회로 설계에 대해 알아보는 것이다.
처음 프로젝트를 시작할 때 HBE - COMBO 장비와 VHDL이라는 언어 사용이 처음이라서 많이 힘들고 어려웠다. 특히 장비 부족으로 실험실에서 직접 장비를 돌려가며 코드를 분석하고 확인 하지 못해 실험과
|
|
|
회로이다. 기억소자라는 것을 활용해서 더 복잡한 회로를 꾸밀 수 있도록 연습과 노력이 필요해 보인다. 1. Title
2. Name
3. Abstract
4. Background
(1). 순차논리회로 (Sequential Logical Circuit)
(2). SR Latch 회로
(3). D Flip-Flop
(4). JK Flip-Flop
|
|
|
불 대수에 의한 논리식의 간소화
논리 회로를 구성하는 게이트의 수와 게이트의 입력을 나타내는 변수의 수를 줄이는 것
논리 회로를 논리식으로 표현한 뒤에 불 대수의 기본 규칙을 이용 간소화 한다
예) 불 대수의 간소화 예 &nb
|
|
|
조합 논리 회로를 통해 구현되며, 각 비트의 연산은 병렬적으로 이루어진다. 결과적으로, 이러한 회로는 속도와 효율성을 고려할 때 매우 중요한 기술적 성과를 이룩하게 된다. 앞으로의 방향은 더욱 복잡한 수학적 연산을 수행할 수 있는 고
|
|
|
논리 소자의 gkskfhTJ 3가지 출력상태를 갖는 논리소자
입력을 바로 하는 것, 반대로 하는 것 두 가지 상태로 나눔
제어 입력 S는 데이터 입력 단자 A와 출력단자 X사이의 회로를 조절하는 역할을 함
< 시뮬레이션 결과 >
a와 b를 더하면 각 값
|
|
|
J-K 플립플롭의 이해는 디지털 회로 설계와 분석에 있어 매우 중요하다. 1. 기본 플립플롭 회로도, 진리표 및 여기표의 작성
2. 비동기식 J-K 플립플롭의 Preset 및 Clear 입력 회로도
3. 멀티바이브레이터의 유형과 각 유형의 특성 요약
4.
|
|
|
회로를 설계하여라.
2-level AND-OR(NAND-NAND) logic 회로도
(4) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계하여라.
= + + + =
= + + +
= ( + ) + (+)
= () +
다단계 조합 논리 회로도
(5) 4-비트 가산기 회로를 위의 전가산기 회로를
|
|
메뉴펼치기
