|
산술 연산 장치
가) 내부는 기본적으로 전 가산기로 구성되어 있으며, 이를 이용하여 가산 및 감산을 수행함.
나) 산술 연산 장치 구성 : 전 가산기 회로를 이용한 병렬 가산기로 구성됨,
다) 다음 7가지의 산술연산이 가능하다고 가정한다.
(a)
|
|
|
산술논리연산회로(1) …………………………… 35
실험 6. 산술논리연산회로(2) …………………………… 35
1. 실험 목적 …………………………… 35
2. 기초 이론 …………………………… 35
3. 예비 보고서 …………………………… 4
|
|
|
산술논리연산회로(1) 35
실험 6. 산술논리연산회로(2) 35
1. 실험 목적 35
2. 기초 이론 35
3. 예비 보고서 41
4. 실험 기자재 및 부품 43
5. 실험 방법 및 순서 43
6. 실험 결과 44
실험 7. 플립플롭(1) 48
실험 8. 플립플롭(2) 48
1. 실험 목
|
|
|
반가산기 : 2진수 덧셈에서 두 개의 비트 A와 B를 더한 합 S와 자리올림(carry) C0를 출력하는 조합회로이다.
전가산기 : 두 개의 비트 A, B와 밑자리로부터의 자리올림 C1을 더한 합 S와 윗자리로의 자리올림 C0를 출력하는 조합회로이다. 가산
|
|
|
산술회로
○ 4비트 산술 가산회로
▷ <그림 4-9>
- 4개의 전가산기와 멀티플렉서로 구성
- 두개의 4비트 입력 A, B 그리고 출력 D
- 입력 A는 2진 가산기의 X입력에 연결
- B는 멀티플렉서의 데이타 입력측에 연결
- 멀티플렉서는 B, B', 0, 1을
|
|
메뉴펼치기
