|
2n 카운터만 설계가 가능하며 그 이유는 원하는 카운터에서
reset 기능이 없기 때문이다.
8. 7474와 7476의 차이점을 설명하시오.
7474는 D 플립플롭이고 상승클럭을 이용한다. 7476은 JK 플립플롭이고 하강클럭을 이용
한다.
9. 응용실험 (2)의 실험을
|
|
|
플립플롭의 오동작을 의심해볼 수 있다. 지난번 실험에서 74LS32 의 오동작을 경험한 결과, 칩의 노후화에 따른 의심이 생긴 것은 당연하다고 할 수 있다. 두 번째 의심해볼 수 있는 이유는 납땜하는 과정에서 Short 가 날 수도 있다는 점이다. 3번
|
|
|
줄여 나가는 것이 우리들이 해야
할 일이겠다. (1) 기본 RS 플립플롭과 레이스 조건
(2) RS 플립플롭
(3) PR / CLR RS 플립플롭
(4) D 플립플롭
(5) D 플립플롭 설정 시간
(6) T 플립플롭
(7) JK 플립플롭
* 실험결과 보고 사항
* 결과 및 토의
|
|
|
실험을 하라.6-1) PRESET = CLEAR = 1로 두고 진리치표를 작성하라.6-2) 6-1)의 상태에서 Ck=1을 두고 D의 입력 변화에 따른 출력 변화를 관찰하라. 6-3) 6-1)에서 PRESET = 0을 두고 6-1)의 진리치표를 완성하라.
7) SN7476을 이용하여 PRESET = 1, CLEAR = 1로 두고 다
|
|
|
클록 신호에 따라서만 그 출력이 바뀌는 것을 알았다. 또한 특별히 설계한 Edge-trgger RS 플립플롭은 Clk 신호가 0에서 1로 바뀌는 순간에 입력을 샘플링하는 Positive Edge-trggered RS 플립플롭임을 확인하였다. 1. 설계실습 내용 및 결과
2. 결론
|
|
|
실험결과
T=0, Q=1 T=0, Q\'=0
T=1, Q=0 T=1, Q\'=1
T
Q
Q측정값
Q\'
Q\'측정값
0
상태유지
1
4.52V
상태유지
0
0.15V
1
X
X
X
X
0
상태유지
1
4.52V
상태유지
0
0.15V
1
0
0.17V
1
4.5V
결과분석
- T 플립플롭은 JK 플립플롭의 입력 J와 K를 하나로 묶고, T라는 이름을 붙인 플
|
|
|
실험4
모드 6 동기 카운터를 74LS163을 사용하여 설계하고 실험회로 3과 비교하라
회로도
시뮬레이션
실험결과
실험 진리표
QC
QB
QA
0
0
0
0
1
0
0
1
2
0
1
0
3
0
1
1
4
1
0
0
5
1
0
1
위 진리표를 보면 아시다 시피 0-> 1 -> 2 -> 3-> 4 -> 5 -> 0 순으로(
|
|
|
1. 목적 : 순차적 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.
2. 실험 준비물
- 직류전원장치 1대
- 오실로스코프 1대
- Function Generator 1대
- Bread Board 1대
- Quad 2 Input NAND Gate (7
|
|
|
플립플롭과 시프트레지스터 응용 제작(06 ff-shift33.pdf)
1. R-S F/F의 회로와 응용
(1) RS-FF의 주요 기능
◎ R-S F/F의 래치(Latch)기능
◎ 채터링(Chattering)방지 기능
(2) RS-FF 회로의 동작 실험
(3) R-S F/F 회로를 응용한 ON/OFF 전자스위치
◎ RS-FF 스
|
|
|
실험 6. Bistable or flip-flop
1. 목적
Flip-flop 에 대한 여러 가지 형태의 동작과 특성에 대해 공부한다.
1. R-S 플립플롭의 동작원리를 이해한다.
2. D 플립플롭의 동작을 이해한다.
3. J-K 마스터-슬레이브 플립플롭의 동작특성을 이해한다.
2. 실험 기기
|
|
메뉴펼치기
