|
전자공학과 논리회로실험 A+ 프로젝트 보고서 (VHDL코드포함)
목차
Ⅰ. 논리회로실험 A+ 프로젝트 계획서
1. 프로젝트 설계 목적
2. 프로젝트 이론 및 부품
3. 코드 분석 (주석 주요 분석, 표 부가 분석 및 코드 동작, 결과 설명)
4. 요구
|
- 페이지 13페이지
- 가격 3,000원
- 등록일 2025.06.06
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
전자공학과 논리회로 A 설계 프로젝트 보고서 (VHDL코드포함)
목차
1. VHDL 코드
2. Test Bench 코드
1. VHDL 코드
inSTD_LOGIC;Sel inSTD_LOGIC;Y out STD_LOGIC);end MUX_2to1;``` 이 코드에서 A와 B는 멀티플렉서의 데이터 입력 신호이며, Sel은 선택 신호,
|
- 페이지 3페이지
- 가격 3,000원
- 등록일 2025.06.06
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
논리 연산 처리가 된다.
s1
s0
논리연산
출 력
0
0
OR 연산
0
1
XOR 연산
1
0
AND 연산
1
1
NOT 연산
■ 실험의 이론적 결과
(1) 예비보고서
(1) 전가산기(full adder)에 대해 설명하라.
아래 그림과 같이 2개의 비트 A, B와 밑자리로부터의 자리올림 Ci 을 더해
|
- 페이지 13페이지
- 가격 2,300원
- 등록일 2012.04.16
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
코드에 대한 표 현식을 찾아라. 보고서에 제공된 난에 부울 표현식을 적어라.
3. 실험순서 2에서 표현식을 옮게 적었다면 표현식에는 2개의 곱항이 있고 각 항들 에 문자 D가 포함되어 있을 것이다. 이 표현식을 만족하는 논리회로는 바로 구현
|
- 페이지 15페이지
- 가격 2,000원
- 등록일 2010.04.07
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
보고서의 진리표 8-3을 완성한다. 만약 회로를 정확하게 구성하고 실험했다면, 그 진리표는 표 8-2와 같다.
입력이 0000, 0001, 0010, 0011, 0100, 0101, 0110, 0111, 1000, 1001일 경우
·입력이 1010, 1011, 1100, 1101, 1110, 1111일 경우 7. 대수논리와 드모르간 정
|
- 페이지 13페이지
- 가격 2,000원
- 등록일 2010.08.24
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|