|
회로와 같이 되는가?
(a) 다이오드 전압이 제너전압보다 작을 때
(b) 다이오드 전압이 제너전압보다 클 때
⇒ 제너다이오드에 인가되는 역방향 전압(VR)이 제너전압(VZ)보다 작을 때에는 이론상으로는 전류가 흐르지 않는 개방회로가 되고 실제
|
|
|
되는 것이다. 트랜지스터 접합을 시험하는 법
1. 실험목적
2. 배선(회로)도
3. 실험에 사용한 소요부품 및 장비
4. 실험과정
5. 데이터표
Data값에 대한 분석(결론)
Discussion
실험 8장에 대한 복습문제
|
|
|
회로에서 부하저항 RL이 커진다면 이득은?
(a) 눈에 뛰게 증가한다. (b) 눈에 뛰게 감소한다. (c) 그대로이다.
⇒ Av=Vout/Vin=[ie×RE||RL)]/{ie×[r'e+(RE||RL)]}=(RE||RL)/[r'e+(RE||RL)]에서,
출력단의 부하저항의 값이 커지면 커질수록 Av의 Vout값이 Vin보다 훨씬 더
|
|
|
VGS의 최대값인 VGS(off)를 확인할 수 있다.
3. 그림 20-1의 시험회로에서 다이오드는 무엇을 위해 쓰이는가?
(a) 드레인전류의 최대값을 제한하기 위해
(b) 게이트와 소스 접합을 순방향 바이어스하기 위해
(c) 게이트와 소스 접합을 역방향 바이어
|
|
|
는 정상회로와 거의 비슷함을 알 수 있는데 이 이유는 부하저항을 제거함으로써 전압이득이 증가하지만 바이패스 캐패시터까지 제거함으로써 이를 상쇄시키는 역할을 함으로 인해 전압이득은 거의 정상회로와 비슷하게 나옴을 예상할 수 있
|
|
|
회로에서 동상신호제거비가 100,000:1이고 첨두간 입력전압이 10V일 때, 첨두간 출력전압은 얼마인가?
(a) 0.001V(b) 0.01V
(c) 0.1V (d) 1V
⇒ 동상신호제거비가 100,000:1에서 입력전압이 10V이고 28-1의 동상전압이득은 10000으로 첨두간 출력전압은 1V임을 알
|
|
|
회로에서 V2=15V 그리고 V1은 VC=5V가 되도록 조정하고, 0.1Vpp이고 1kHz의 삼각파를 노드 I에 인가하시오.
입력전압
υa
υc
υc/υa
100mV
3.00V
780mV
3.84V/V
120mV
3.64V
740mV
4.92V/V
140mV
3.92V
780mV
5.02V/V
160mV
4.64V
780mV
5.95V/V
180mV
5.50V
740mV
7.43V/V
-> 출력전압이 너무
|
|
|
회로실험을 듣지 않아서 실험기기를 사용하는 것을 잘 몰랐는데, 이번 실험을 통해 어느 정도 알 수 있게 되었다. 실험을 하면서 파형발생기나, 오실로스코프는 처음 써보는 것이어서 사용하는데 어려웠지만 시행착오를 거치며 실험을 해보
|
|
|
도체내의 전자를 움직이게 하는 힘-전기적
에너지가 형성된다.
도전체는 자유전자를 갖는 물질
전형적인 도전체는 구리이다.
전기는 전하 의 흐름이다.
전자는 음 으로 충전된 입자이다.
전자는 양 전하에 견인력을 받는다.
전류- 일
|
|
|
1. 적분기
①10KHZ
<회로도>
<시뮬레이션>
v0=1.455Vp-p
②4KHZ
<회로도>
<시뮬레이션>
v0=3.237Vp-p
③100HZ
<회로도>
<시뮬레이션>
v0=10p-p
2. 미분기
①10KHZ
<회로도>
<시뮬레이션>
v0=35mV
②1KHZ
<회로도>
<시뮬레이션&g
|
|
메뉴펼치기
