|
1.목적
능동 부하를 가진 bjt 차동 증폭기의 전압 이득과 출력 저항을 실험을 통해 구한다.
2.예비지식
회로에서, 트랜지스터 Q1과 Q2가 차동쌍을 형성하며, 이들 트랜지스터는 정전류 IEE로 바이어스 된다. 부하 회로는 전류 미러 형태로
|
|
|
실험에서 적용시킬 예정이라 시뮬레이션에서는 그대로 진행하였습니다.
아래 그림 1.9와 같이 회로를 결선하고, 함수발생기의 출력을 회로도에 표시된 바와 같이 설정한다.
1kΩ 양단에 인가되는 전압 파형을 오실로스코프로 관찰하되, 함수발
|
|
|
실험 내용
- PSpice를 이용한 회로 시뮬레이션
- RC, RL 직렬 및 병렬회로
- 노턴의 정리
- 미분회로와 적분회로
- 옴의 법칙
- 인덕터
- 전압 배율기와 전류 분류기
- 중첩의 원리
- 직렬과 병렬
- 최대전력 전달조건
- 커패시터
- 키
|
|
|
실험은 직접적인 회로구성이 없었고, 계산값, 이론값으로만 이루어져서, 큰 어려움없이, 오차없이 진행되었다. 그 전에 사용하던 시뮬레이션 프로그램이 바뀌면서, 다른점을 접하게 되었으며, 약간은 달라진 방법이었지만, 사용함에 있어서
|
|
|
|
3. 옴의 법칙과 저항의 직렬/병렬회로
4. 키르히호프의 법칙
5. 오실로스코프의 사용법
6. 캐패시터의 특성 및 RC 직렬회로
7. 파형의 미분과 적분
8. 인덕터의 특성
9. 인덕터의 직/병렬연결 및 RL직렬회로
10. RL 및 RC병렬회로
|
|
|
생성한다. 이것은 실험을 통해 기본적으로 알게된 사실이며 또한 그림1의 미분기 회로에서 입력단에 Rs의 저항을 연결하였는데, 이것의 사용의 목적은 입력단을 통해 들어오는 noise를 방지하여 안정된 입력신호를 확보하기 위한 것이라는 것
|
|
|
회로로 구성된 저역통과필터이므로 20dB/decade의 두배인 40dB/decade(6dB/octave의 두배인 12dB/octave)의 기울기를 가지고 감소하게 된다. 결국 답은 -12dB/octave가 된다.
5. 차단주파수가 500Hz이고 필터의 입력신호가 3000Hz이면 dB 응답은 얼마인가?
(a) -3dB(b)
|
|
|
실험 34장에 대한 복습문제
1. 그림 34-1의 대역통과필터에서 중심주파수는 약 얼마인가?
(a) 350㎐(b) 500㎐
(c) 625㎐(d) 740㎐
⇒
결국 740Hz이다.
2. 그림 34-1의 회로에 대한 Q값은 대략 얼마인가?
(a) 2(b) 4
(c) 6(d) 8
⇒
결국 4이다.
3. 필터의 중심주파수
|
|
|
IDSS / | VGS(off) | 으로 500㎲=2 × IDSS / | -3V| 을 이용해 구해 보면 7.5mA의 값이 나오게 된다. 1. 실험목적
2. 배선(회로)도
3. 실험에 사용한 소요부품 및 장비
4. 데이터표
Data값에 대한 분석(결론)
Discussion
실험 20장에 대한 복습문제
|
|
|
회로와 비슷하게 나옴을 예상할 수 있었다. 그리고 우리조는 실험중 바이패스 캐패시터만 제거하여 실험을 하였는데 바이패스 캐패시터를 제거하였을 경우 전압이득이 정상회로에 비해 무척이나 감소함을 알 수 있었다.
실험 22장에 대한 복
|
|
메뉴펼치기
