|
수 있다.
3번 회로-1
3번 주파수 응답-1
즉, 저항과 커패시터를 바꾼 회로에서 100Hz 이던 pole이 6.2Mhz 로 옮겨 간것을 확인 할 수 있다
이런 형식의 pole이 1e6, 1e7, 1e8 rad/sec 인 회로를 3개 연결하고 하나하나의 증폭도 값을
100k=100 * 100 *10 으로 나눠서
|
|
|
회로 소자의 시스템이 작동한다는 것을 알 수 있었다.
실제 실험을 통해서도 Simulation과 같이 y값이 출력되기까지 시간이 소요되는지를 중점적으로 살펴보아야 하겠고, 또한 이 시간차가 Simulation과 같은 6ns인지도 살펴보아야 할 것이다. 1.
|
|
|
회로에서 JFET 순방향 전달컨덕턴스가 증가하면 전압이득은 어떻게 변하는가?
(a) 증가한다. (b) 감소한다. (c) 변동이 없다.
⇒ 의 공식을 확인해 보면 gm의 증가에 따라 전압이득은 증가함을 확인할 수 있다.
4. 그림 23-1의 회로에서 부하저항 RL
|
|
|
가변저항양단의 걸리는 전압의 합을 나타내는 값과 비교해 보면 약간의 차이가 남을 확인 할 수 있었다. 예를 들어 자세히 설명하면 실험 1에서 채널 1의 파형은 인가전압의 파형이므로 언제나 같음을 알 수 있다. 또한 채널 2에서는 이 회로가
|
|
|
회로가 되고 Loading effect가 발생하지 않게 되어 발생할 수 있는 최대 전압이득을 유도할 수 있다. 위에서도 실험을 통해 분석해 본 것과 같이 RL값이 더 커지게 되면 컬렉터 저항의 합성저항은 커지게 되므로 전체 전압이득(Av)는 증가하게 된다.
|
|
|
는데, 이것은 하나의 트랜지스터가 동작하는 것을 보면 전체 회로가 공통 컬렉터 증폭기와 같이 되고 그 성격과 같이 입력신호와 출력신호와의 위상차가 없는 것이 된다고 생각해 보았다.
실험 18장에 대한 복습문제
1. 그림 18-3에 보인 바와
|
|
|
컬렉터-이미터전압에 다 걸리는 것을 알 수 있다. 1. 실험목적
2. 배선(회로)도
3. 실험에 사용한 소요부품 및 장비
4. 데이터표
< 데이터-컬렉터귀환 바이어스 >
Data값에 대한 분석(결론)
Discussion
실험 12장에 대한 복습문제
|
|
|
0V이다. 그리고 게이트-소스간 음전압의 크기는 1.265V인 반면 VGS(off)는 2.1V로 게이트-소스간 음전압의 크기가 VGS(off)에 비해서 작다.
2. 그림 21-1의 자기바이어스 회로에서 IDSS=10mA이고 gm0=5000㎲이면, 소스전류는 대략 얼마인가?
(a) 1mA(b) 2mA(c) 5mA(d
|
|
|
d) 30V
⇒ 관측된 파형에서도 볼 수 있듯이 회로에서 ±15V의 전원을 사용하게 되면 최대 가능한 출력전압 스윙은 대략 10.81V인 15V가 됨을 알 수 있다.
2. 그림 27-1의 회로에서 계단입력에 대한 출력전압의 최대시간변화율을 무엇이라고 하는가?
(a)
|
|
|
실험을 하는데 어려움이 생기고, 또 다른 점으로는 처음으로 회로에 전압을 인가할 경우 Short상태인 캐패시터(이론상)에 아주 큰 초기전류가 흐르게 되고, 그것을 Surge Current라고 하는데, 이것이 캐패시터가 충전될 동안 계속 흐르게 됨으로 다
|
|
메뉴펼치기
