|
실험 / 이병기 / 喜重堂 / 1992. 2. 25 / p.93 ~ p.104
③ 디지털 시스템 / 송상훈 외7명 / 인터비젼 / 2005. 3. 28 / p.288 ~ p.293
④ http://blog.naver.com/jinaur?Redirect=Log&logNo=150009035765 1. 목적
2. 이론
3. 사용기기 및 부품정보
4. 실험과정 및 결과예측
5.
|
|
|
소비전류는 20mA이다.
4. 실험과정 및 결과예측
(1) 그림 10-9와 같은 RST-F/F 회로를 결선하고 입력 R, S의 변화가 clock pulse()에 따라 어떻게 변화하는지 표 10-5에 써넣어라(단 S, R 입력을 인가한 상태에서 clock pulse를 가한다).
R
S
Q
Q'
0
0
0
0
0
1
0
0
0
0
0
0
|
|
|
회로를 결선하고 다음 순서에 따라 실험하여라.
① 우측 시프트 S = 1, S = 0으로 하여 로직 펄스 1(CLR 9번)을 순간적으로 눌렀다 놓고 레지스터 내용이 클리어 되었는지 확인한 후 우측 시프트 직렬 입력(핀 번호 2번)을 로직 1로 한 상태에서 로직
|
|
|
회로를 이용한 2진 비교기 회로를 결선하고 입력 A, B에 따른 출력 X, Y, Z를 측정하라.
그림5-8 XOR 게이트 응용회로
그림5-9 2진 비교기 (Binary Comparator)
5. 참고자료
① TTL응용 실무 / Don Lancaster / 한국과학원 / 1977. 6. 30 / p.37 ~ p.119
② 디지털공학실험
|
|
|
실험과정 및 결과예측
(1) NOR 게이트를 이용한 RS-Latch 회로를 구성하고 입력 R, S의 변화에 따른 출력을 측정하라.
R
S
Q
Q'
0
1
1
0
0
0
1
0
1
0
0
1
0
0
0
1
1
1
0
0
(2) NAND 게이트를 이용한 RS-Latch 회로를 구성하고 입력 R, S의 변화에 따른 출력을 측정하라.
|
|
|
회로 결선하라.
그림1-6 OR 게이트 회로 결선
(3) NOT 게이트
- 그림1-7과 같은 NOT 게이트 회로 결선하라.
그림1-7 NOT 게이트 회로 결선
5. 참고자료
① TTL응용 실무 / Don Lancaster / 한국과학원 / 1977. 6. 30 / p.37 ~ p.119
② 디지털공학실험 / 이병기 / 喜重
|
|
|
실험 / 이병기 / 喜重堂 / 1992. 2. 25 / p.125 ~ p.136
③ 디지털 시스템 / 송상훈 외7명 / 인터비젼 / 2005. 3. 28 / p.288 ~ p.293
④ http://blog.naver.com/jinaur?Redirect=Log&logNo=150009035765 1. 목적
2. 이론
3. 사용기기 및 부품정보
4. 실험과정 및 결과예측
5
|
|
|
디지털회로실험및설계 예비 보고서 #8
( Encoder, Decoder 실험 )
과 목
담당교수
제 출 일
학 번
이 름
1. 실험목표
① 인코더의 회로 구성과 동작을 실험한다.
② 디코더의 회로 구성과 동작을 실험한다.
2. 관련이론
인코더는 여러 개의 입력 중에
|
|
|
디지털회로실험및설계 예비 보고서 #3
( JK Flip-Flop 실험, D, T Flip-Flop 실험 )
과 목
담당교수
제 출 일
학 번
이 름
1. 실험목표
① D 플립플롭의 회로 구성과 동작을 실험한다.
② JK 플립플롭의 회로 구성과 동작을 실험한다.
③ T 플립플롭의 회로
|
|
|
디지털회로실험및설계 예비 보고서 #2
( 부울대수와 카르노맵, RS Flip-Flop 실험 )
과 목
담당교수
제 출 일
학 번
이 름
1. 실험목표
① 부울 대수로 논리식을 간소화하고, 실험으로 확인한다.
② 카르노 맵으로 논리식을 간소화하는 방법을 익힌
|
|
메뉴펼치기
