|
논리 회로 중 NAND 게이트는?
③
16
두 입력이 1과 0일 때 1의 출력이 나오지 않는 것은?
① OR 게이트 ② exclusive NOR 게이트
③ NAND 게이트 ④ exclusive OR 게이트
②
17
입력이 모두 1일 때만 1의 출력이 나오는 것은?
① AND 게이트 ② OR 게이트
③ NOR 게
|
|
|
조합
2. 국내적 수준
1) 국제협약
2) 헌법
3) 관습법
4) 노동법
5) 프라이버시법률
6) 특정한 감시·감독 행위에 관한 법률
Ⅲ. CCTV 노동자감시(노동감시) 사례
1. 컴퓨터 기술 및 인터넷통신과 결합한 CCTV감시의 실태
2. 버스에 CCTV 설치
|
|
|
논리 상태를 형성하는 구형파이다.
<슈미트트리거 회로의 기본파형>
<슈미트트리거 회로>
*OP 앰프(연산 증폭기)회로*
연산 증폭기는 두 개의 입력단자와 한 개의 출력단자를 갖는다. 연산증폭기는 두 입력단자 전압간의 차이를 증폭
|
|
|
논리소자와 기억소자를 조합해 만든 전자회로에 의해 필요한 기능을 발휘하는 제어 장치이므로 제한된 기능만 수행하며 기능변경이 곤란하다.
② CNC 공작기계
- 프로그래밍만으로 쉽게 기능이 변경되므로 유연성이 높고 계산능력이 훨씬 크
|
|
|
회로를 구성하라, 보고서 표 7-5 진리표에 나열된 대로 해당 스위치들을 단락시켜 가며 입력 변수의 조합들을 테스트하라. LED의 상태로 출력 논리를 확인하여 표 7-5를 완성하라.
2. 그림 7-6의 회로를 구성하라, 보고서의 표 7-6 진리표에 나열된
|
|
|
회로의 정의 및 동작 절차(논리적조건_만을 정의하고 전기적 조건과 기계적 조건은 V.28/ISO 2110 조합 또는 V.10/ISO 4902 조합을 사용하도록 규정한다.
⑶ RS-232C 인터페이스의 사용예
- DTE/DCE 모뎀인터페이스의 동작절차
- 단말기가 통신가능상태로
|
|
|
회로 등을 조합한 칩셋(chipset)으로 대체 되었다.
참고 도면
<부록> DRAM의 Refresh에 대한 검토
교재 332페이지 중간
리프레시(refresh). 저장 노드는 완벽하지 못하여 시간이 지나면 방전되는 것이 DRAM의 가장 큰 단점이라는 것을 잘 알고 있을
|
|
|
논리식
(d) 회로도
실험계획
1. 그림 7-1의 비동기식 10진 카운터를 구성하여라.
: J와 K입력을 1로 하고 회로도상 CLR입력을 초기에 설정해줘야 하기 때문에 NAND와 AND 게이트를 조합하여 설계한다.
2. 표 7-3의 카운터 상태표를 기록하고 표 7-1과 결
|
|
|
논리적인 표현인 0과 1의 조합으로 구성하여 계산하게 된다. 이러한 0과 1의 두가지 다른 상태를 무엇이라 하는가?
① 비트 ② 바이트 ③ 볼트
④ 메가 ⑤ 암페어
32. 다음 중 컴퓨터의 이용 분야에 대한 예로서 옳지 않은 것은?
① 도서관에서 도
|
|
|
회로구성: 회로에는 LED 5개,7483A가산기,7485A 비교기가 사용이 되었다.
가산기의 역할은 A,B의 수를 합(+)을 하는 논리게이트이고 비교기는 A,B의 수를 비교하는 논리게이트이다. (A>B,A=B,A<B)
좌측 상단의 5V가 내려오고 있고 4조 DIP스위치가 존
|
|
메뉴펼치기
