|
논리식 >
< 논리회로 >
2. 이론
◆디지털 입력소자
◆반가산기
< 논리회로 > < 시뮬레이션 >
◆전가산기
< 논리회로 > < 시뮬레이션 >
◆AND, NOT, OR, XOR, XNOR
< AND 논리회로 및 진리표 > < NOT 논리회로 및 진리표 >
<
|
|
|
르토맵 등을 이용)
⑶ 완성된 부울대수식에 의하여 필요한 논리 게이트를 결정하여 논리회로를 구성한다.
예비 문제
1. 다음 논리식을 부울 정리 및 공리를 이용하여 증명하시오.
⑴ A+AB=A
☞ 부울정리 7
⑵ A+B=A+B
☞ 부울정리 8
⑶ (A+B)(A+C)=A+BC
|
|
|
예비보고서
멀티플렉서
제출일자 : 2015. 04. 29
1. 실험 관련 이론
-목적
조합논리회로의 또 다른 예로서 디멀티플렉서의 동작 원리 및 특성을 확인한다.
-관련이론
1) 멀티 플렉서
멀티플렉서(multiplexer)는 여러 개의 입력선 으로부터 필요한 데이
|
|
|
논리식을 실험을 통해 확인한다.
2. 실험 이론
① 디지털 논리회로
디지털 논리회로는 조합논리회로와 순서논리회로로 크게 나뉜다. 조합논리회로는 출력이 현재 입력들의 조합에 의해서만 결정되는 논리회로이고, 순서논리회로는 출력
|
|
|
조합논리회로로 개의 2진 코드값을 입력으로 받아들여 최대 n개의 서로 다른 정보로 바꿔주는 조합회로로, 기준 부호체제를 다른 부호체제로 바꿔준다. 여러개의 입력 단자 중 어느하나의 단자에 나타난 정보를 여러자리의 2진수로 코드화해
|
|
|
조합 논리회로 설계에 유용하게 사용될 수 있다. 디코더를 이용하여 전가산기를 구현하라.
- 진리표가 다음과 같은 디코더를 이용하여 전가산기를 구현할 수 있다.
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
1
0
1
0
0
0
1
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1
B. MUX 회로는 2레
|
|
|
1.실험 목적
● 드 모르간 법칙을 소자를 이용하여 실험적으로 증명한다
● 드 모르간 법칙을 이용하여 부울대수 변환 및 논리회로를 간소화하는 능력을 익힌다
● 논리소자의 동작을 이해한다
2.실험 이론
드 모르간의 법칙은 조합논리
|
|
|
논리회로를 구현하는
시간도 줄어들었고 동작기능을 보면 무엇을 이용해야할지 대충 감이 왔다.
역시 제일 간단한 자료흐름 모델링은 복잡한 구성으로 갈수록 효용도가
떨어지는듯 하다. 조합논리회로에는 기본적인 논리회로로 구성된 것
|
|
|
ab 가 01,11 이며, cd 가 11 인 경우 : bcd
그러므로 f = ac\'d\'+ab\'d\'+a\'cd+bcd 가 됩니다.
REPORT
(카르노도 정리)
학과:방송영상산업학과
학번:99171035
성명:윤종순
과목:디지털 공학
교수님:권영해
제출일:03.11.24 1. 조합논리회로
2. 순차논리회로
|
|
|
/rnrlehddl.tistory.com/173
https://myeonguni.tistory.com/1113
https://fpga.tistory.com/13?category=586444
https://riverglennapts.com/ko/combinational-circuit/197-demultiplexer.html
https://terms.naver.com/entry.nhn?docId=755447&cid=42341&categoryId=42341
https://blog.naver.com/PostView.nhn?blogId=eo
|
|
메뉴펼치기
