|
1. 목적
BJT 차동 증폭기의 대신호 동작과 소신호 동작을 이해한다.
2.예비지식
그림 18.1에 기본적인 차동 증폭기(differential amplifier) 또는차동쌍(differential pair)의 회로구성을 나타냈다. 두개의 트랜지스터 (Q1,Q2)는 이미터와 함께 연결되
|
|
|
차동증폭기(differential amplifier)는 2개로 된 반전 및 비반전 입력 단자로 들어간 입력 신호의 차(difference)가 출력으로 나오는 동작을 하는 증폭기이다.
(a)(b)
[그림 1] 차동 증폭기
차동증폭기의 동작: 입력 신호가 비반전(+) 단자로 들어가면 동상(i
|
|
|
과 목
학 과
학 번
이 름
회로실험I
실험10. 연산 증폭기
1. 실험 목적
-연산증폭기의 반전 및 비반전 증폭기의 동작 원리를 이해한다.
-연산증폭기를 이용한 가산기의 동작 원리를 이해한다.
-연산증폭기의 차동 증폭기의 동작 원리를 이해한다
|
|
|
차동 증폭기란
정 의 : 특성이 같은 2개의 증폭 소자(Transistor)를 대칭적으로 접속하고, 양자의
입력 차에 비례한 출력을 얻는 증폭기.
장 점 : 전원 전압이나 온도의 변화에 의한 영향이 상쇄되어 안정된 동작 가능.
특 징 : 두 개의 입력단자와
|
|
|
동작점을 일정하게 유지할 수 있으므로 증폭기가 올바르게 작동하기 때문이다.
이론
6. FET 차동 증폭기
JFET을 이용한 차동 증폭기 회로로 , 의 소스부분 는 가 0V이므로 라는 전류원이 된다. ,의 는 의 가 반으로 나누어지므로 이다. JFET 차동 증
|
|
 |
동작을 살펴보면 먼저 전하펌프 루프필터의 출력으로 발생하는 제어전압은 Delay cell의 PMOS의 게이트에 입력된다. 바이어스 전압에 따른 실제적인 PMOS의 부하저항 값이 변화가 되고, 따라서 Delay cell이 가지는 지연값이 변화되며 이러한 현상을
|
|
|
동작함을 볼 수 있다. 이상의 결과는 앞의 시뮬레이션 결과와 거의 일치함을 알 수 있다.
6. 결론
본 논문에서는 가격이 저렴한 단상능동전력필터를 제안하고 그 동작과 성능을 시뮬레이션으로 확인하였다. 또한 하드웨어 프로토타입을 제작
|
|
메뉴펼치기
