|
VHDL 문장은 다음과 같으며 이를 수행하고 그 결과를 분석하라.
Source Code
library ieee;
use ieee.std_logic_1164.all;
entity moore_3p is
port( clk, x, reset: in std_logic;
y: out std_logic_vector(2 downto 0) );
end moore_3p;
architecture sample of moore_3p is
type states is (s0, s1, s2, s3);
signal
|
|
|
VHDL에 의한 결과
⇒ logic diagram에 의한 결과
5. 결과
12진 카운터를 JK플립플롭으로 설계해봤습니다. VHDL을 사용하는 것이 아직은 익숙치 않아 힘들었지만 꽤 길게 짜여진거에 비하면 쉬웠습니다. 그리고 플립플롭의 사용 방법과 용도를 확실히
|
|
|
카운터와 같게 나온다. 입력 X가 1일 경우 출력은 0에서 7까지 카운터 되고 X가 0일 경우 propagation delay 이후 7에서 0으로 카운터 된다.
[예비실험 1-3] VHDL 언어로 다시 설계하여 비교하시오.
[예비실험 2-1] Mod 9 카운터를 VHDL로 설계하시오.
Mod-n 카
|
|
|
VHDL 소스
--********************************* 시뮬레이션을 위한 코드*********************
-- ************************ 1의 자리 카운터*****************************************
--*********************1의자리 디코더***************************
--************************************10의 자리
|
|
|
VHDL 언어를 이해하고 더불어 디지털 논리 회로 설계에 대해 알아보는 것이다.
처음 프로젝트를 시작할 때 HBE - COMBO 장비와 VHDL이라는 언어 사용이 처음이라서 많이 힘들고 어려웠다. 특히 장비 부족으로 실험실에서 직접 장비를 돌려가며 코드
|
|
 |
VHDL 및 Design Analysis를 이용하여 설계검증 하였다. 25000컬러구현을 목적으로 한 Digital controller이나 직접적으로 OLED를 통하여 검증을 하지 못하였으나, 입력값과 결과값의 확인을 통하여 필요한 부분만을 설계하여 chip 및 처리속도에서 만족할 수
|
|
|
door_lock.vhd
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
entity door_lock is
port(
clk : in std_logic;
sw1,sw2 : in std_logic;
key1 : in std_logic;
clear : in std_logic;
|
|
|
설계과제의 필요성
1.3 설계과제 수행의 제약요인
1.4 설계과제 수행결과 기대효과
1.5 설계배경
2. 설계
2.1 관련이론
2.2 개념설계
2.3 상세설계
3. 제작
3.1 제작시 문제점 토의
4. 실험 및 결과
4.1 실험 사진
4.2
|
|
|
설계 및 제작 하였다. 또한 PLL에 사용되어지는 VCO를 설계 및 제작하였다. DDS는 높은 주파수 해상도, 빠른 lock time, 낮은 위상잡음 등의 장점이 있지만, 출력 주파수가 낮은 단점이 있다. 그러나 출력 주파수가 높은 PLL의 기준 주파수로 DDS를 사
|
|
 |
설계 단계에서부터 효율적인 아키텍처를 고려하고, 최적화된 회로 설계를 수행하는 것이 중요합니다.
2) RTL 설계 경험이 있습니까?
답변: 네, Verilog 및 VHDL을 활용한 RTL 설계 경험이 있으며, FPGA 프로젝트에서 FIR 필터 및 영상 처리 모듈을 설
|
|
 |
구 방법론 측면에서는 시뮬레이션, 설계, 검증을 유기적으로 연결하는 종합적 연구 방식을 따르겠습니다. 구체적으로 Verilog/VHDL 기반의 디지털 설계, HSPICE 기반의 아날로그 회로 시뮬레이션, TCAD 기반 소자 특성 분석, 그리고 MATLAB, Python 기반
|
|
 |
VHDL 언어를 배우기 시작했을 때 생각하고 있는 어떤 회로라도 설계할 수 있는 도구를 얻은 듯한 기쁨으로 공부할 수 있었습니다. 그리고 이를 이용하여 각종 간단한 디지털회로에서 복잡한 제어용 회로들을 구현해보고 IEEE에 올라온 최신 논
|
|
 |
카운터로 입력되면서 디코더를 통해 7-Segment로 숫자가 출력된다.
설계 과제물 및 보고서
학년 / 학기
교과목 / 담당 교수
프로젝트 명칭
3학년 1학기
전자회로실험설계 /
권 보 규 교수님
디스코 라이트 컨트롤러(Disco Light Controller)
주요 내용
◎
|
|
 |
카운터를 저장한다.
d. 새로운 자바 스택 프레임은 자기 자신의 프로그램 카운터를 생성하고, 이 카운터는 호출된 메서드의 시작 부분을 가리키게 된다
e. 호출된 메서드가 종료되면 최상단 스택 프레임은 없어지며, 아래쪽에 있는 스택 프레
|
|
메뉴펼치기
