|
별 Vo/Vi을 보면 이론적인 값보다 0.02~0.05V정도 작게 측정된 것을 확인할 수 있다. 특히 WL/R=1 일 때 즉 차단 주파수일 때 Vo/Vi가 0.65로 측정되어서 이론적인 값인 0.707과 8.07%만큼의 상대오차가 발생하였다. 1. 실험 측정치
2. 결과
3. 고찰
|
|
|
캐패시터의 숫자는 301이라고 쓰여 있었으므로 실험한 캐패시터의 용량은 300[pF]이므로 0.3[nF]이 된다.
이 캐패시터들의 평균 측정값과 이론값을 이용하여 오차율을 구해보면
가 된다. 실험목적
실험이론
예비 과제
실험 준비물
실험
|
|
|
->High로 되는 순간 D의 값만 Q에 나타나고, 그 이외에 어떤 D의 변화에도 출력 Q는 변함이 없다.
즉, latch는 입력이 들어오면 바로 출력을 보여주는 비동기식 회로다.
flip-flop은 회로를 보면 알 수 있지만 Cp=1 일 때는 latch와 같은 동작을 하지만
|
|
|
로 설계
② 특징
- 시프트 레지스터 2개에 입력 A, B를 넣어 LSB(least significant bit)가 맨 오른쪽에 오도록 하고 전가산기의 Sum Carry를 저장하도록 Sum register와 Carry storage(플립플롭)를 전가산기에 연결하면 곧 직렬가산기 회로가 된다.
- 클럭 펄스가
|
|
|
수 있는 회로를 그려라.
Normal Count
Encoded output
00
1000
01
0100
10
0010
11
0001
2단 2진 카운터 회로
주어진 코드로 인코딩 할 수 있는 회로
< 참고문헌 >
- DigitalDesign, J.F.Wakerly 저, PrenticeHall, 2006 < 목 적 >
< 질문사항 >
< 참고문헌 >
|
|
|
회로를 사용한다. 특히, 비교형 A/D 컨버터는 변환기간 중에 아날로그 입력전압이 일정하게 유지되어야 하므로 샘플/홀드 사용의 필요성이 높다.
샘플/홀드 회로는 아날로그 스위치, 콘덴서, 버퍼 등으로 구성되어 있고 스위치는 샘플링 시간
|
|
|
공진주파수 측정이 어렵다고 친구에게 들어서 꽤나 힘들 것으로 예상했는데 값은 쉽게 나왔다. 대신 오차가 큰 것 같다. 실험에 있어 어려웠던 점은 컴퓨터에서 그려내는 그래프의 수치가 자주 바뀌어 어떤 값을 적어야 할지 난감 했다는 점
|
|
|
포화(CC등이 켜진 상태) 될 경우에는 즉시 출력 전압을
0으로 내리고, 부하의 이상 유무와 5에서의 값을 점검해야 한다. 문제가 해결되면 6 또는 8부터
다시 시작한다.
10.부하에 제 2의 다른 전원이 연결되는 경우, 이 때 전압이 본 전원 공급기
|
|
|
회로는 구형의 CLK 펄스를 폭이 적은 스파이크 펄스로 변환시킨다. J와 K는 제어입력으로 클럭의 에지에서 회로의 동작을 결정한다. J와 K가 모두 낮으면, 입력은 인가되지 dskg고 회로는 비활성상태가 된다.
J가 낮은 값, K가 높은 값이면, 플립-
|
|
|
회로는 노이즈 제거회로를 거쳐 두 번의 반전증폭을 거친다. 즉 U1, U2에 의해 +input, -input 쪽으로 들어온 신호의 노이즈를 제거하고 1차로 U3에 의해 증폭된다. U1 -입력쪽과 U1 OUT 사이의 저항은 0Ω, U1 OUT 과 U2 OUT 사이의 저항은 연결되어 있지 않
|
|
메뉴펼치기
