|
가산기)
4)http://blog.naver.com/tjrnsoehd21?Redirect=Log&logNo=50006917230(반가산기)
5)http://princess.kongju.ac.kr/ (공주대학교 디지털 가상실험실)
6)http://princess.kongju.ac.kr/DigitalMain/dvlec/textbook/chap06/digital06_frame.htm
(가산기, 감산기에 대한 전반적 이론과 소자들의
|
|
|
실험 3의 회로에서 XORgate가 B0와 B1의 앞쪽에 추가된 것이 그것이다. 입력이 CO에서 S로 바뀐 것을 제외한다면 입출력은 실험3과 동일하다.
2digit adder_subtractor의 회로의 특성상 S가 0 일 때는 가산기의 역할을 하고 반대로 S가 1일 때는 감산기의
|
|
|
3과 같은 결과가 나왔고, Cin값이 1일때는 피가수인 B에 1의 보수를 취해주는 결과가 되고, 결과값에는 1을 더해줘서 결국엔 A+B의 2의보수 가 되는 것으로서 A-B 즉, 감산기가 되는 것을 볼 수 있었습니다.
8.Conclusion
이번의 실험은 1비트의 가산기
|
|
|
실험전 시뮬레이션 결과물과 실험 결과는 일치하였고, 이론적 지식을 실제 실험을 통해 증명할 수 있었다.
실험결과, 예비보고서와 사전 시뮬레이션을 통해 얻은 결과와 비교하여 보았을 때 가산기와 감산기(Adder & Subtractor)을 통하여 Logic gates
|
|
|
실험값)
SC
SE
0
0
0
0
1
1
1
1
1
0
1
1
0
1
1
0
표 8-6E 4비트 2진 가산
Binary:
A plus B plus C0 = sum
Decimal:
A+B=S
A3A2A1A0
B3B2B1B0
C0
C4
S3S2S1S0
1
1010
0101
0
2
1010
0011
0
3
1111
0110
0
4
1111
1111
0
표 8-7E. 4비트 2의 보수 감산기
Binary:
A minus B = difference
Decimal:
A-B=D
A3A2A1A0
B3B2B1B0
C
|
|
메뉴펼치기
