|
실험의 출력 파형이다. 왼쪽 위가 1V, 오른쪽 위가 2V, 아래쪽 사진이 3V의 출력 파형이다.
직류 정전압원의 출력 전압이 커질수록 출력 파형의 첨두치가 늘어남을 확인할 수 있다.
즉, 바이어스 전압 크기와 출력 파형의 진폭의 크기는 비례한다
|
|
|
실험 결과 및 검토
실험결과를 살펴보았을 때 대체적으로 이론값과 실험값이 비슷하게 나온다는 것을 볼 수 있었다. 이번 실험을 통하여 OP AMP 소자가 비이상적이지만 어느 정도 회로이론이나 전자회로 시간에서 배웠던 특성을 눈으로 확인할
|
|
|
예비 과제그림 20-1의 회로에서 fc=750Hz, G=1.32, Q=4.2, C=0.001 일 때 다음을 구하여라.(1) ⇒ (2) 저역차단주파수(), 고역차단주파수()⇒
④ PSPICE 시뮬레이션
일 때, 회로 구성
일 때, 시뮬레이션 결과
일 때 차단주파수는 596.616Hz, 922.788Hz 의 두 주파수
|
|
|
비교하지 못한 부분이 있었지만, 만약 파형이 거의 일치한다는 것과 주파수는 진폭의 영향을 받지 않는 다는 것을 생각해보면, 주파수를 측정하였을 때에도 큰 오차없는 값이 출력되었을 것이라 생각한다. 1. 실험 결과
2. 비고 및 고찰
|
|
|
실험에서는 회로를 구성하고 실험하였더니 High state 출력이 약 1초마다 반복되는 출력을 확인할 수 있었습니다. 다시 말해서, 출력전압의 주기는 약 1초이고 듀티 비는 매우 작은 전압의 파형을 출력하는 것을 확인하였습니다. 저항 의 값을 감
|
|
|
실험은 시간단위가 초단위로 측정을 해야 했기 때문에 Time Div 레버를 이용하여 측정 시간을 길게 하였다. 회로를 구성하고 스위치 단자를 floating 시킨 상태에서 Vcc +9V를 인가하고 스위치를 A점에 인가했더니 실험 결과와 같은 매우 만족할만한
|
|
|
회로 구성에는 몇 번을 확인해 봐도 이상이 없었지만, 이러한 오차가 발생한 이유는 아무래도 브레드 보드의 문제거나, CA3046 소자에 이상이 있어 이러한 값이 나타난 것 같다. 이번 실험에서는 저번 실험과 다르게 예비보고서에서 실행한 시
|
|
|
실험 순서 3)은 소신호 증폭과 관련된 실험이다. 출력 전압 파형의 peak-to-peak 값이 2V가 되는 소신호 입력을 확인해보는 실험이다. 먼저 DC 전압의 실험 순서 2)에서 얻은 값으로 계속해서 인가하며, 이 때 삼각파인 소신호 입력을 인가해 출력 전
|
|
|
회로 실험결과 기록표
측 정 량
측 정 값
이 론 값
(
트랜지스터
트랜지스터
278 [uA]
320 [uA]
32.42 [mA]
31.98 [mA]
1.206 [V]
1.340 [V]
①
∴
②
③
검 토
및
고 찰
1. 점이 직류 부하선상에 있지 않으면 어떤 결과를 초래할 수 있는가?
☞ 파형의 왜곡
|
|
|
작품선정 배경 및 목적
수업시간에 배운 내용을 토대로
우리가 직접 프로젝트를
진행함으로써 회로에 대해 좀 더 고찰하고 배움
그리고 흥미를 고려하여 전자주사위로 결정함. 1. 작품선정 배경 및 실험목적
2. 일정 및 역할분담
|
|
메뉴펼치기
