|
플립플럽의 특성인데, 만약 순서를 지키지 않고 +5나 0V를 넣으면 실험값이 원하는 대로 나오지 않기 때문이다. 그리고 CP입력이 들어왔을 때만 출력 Q와 Q′에 변화가 있음을 확인 할 수 있었다. 실험(3)은 NAND와 NOR을 이용해 RS래치회로를 구성
|
|
|
않는다. 따라서 f/f의 상태를 변하게 하고 싶을 때는 T에 1을 입력시키면 된다.
여기표는 순차논리회로를 설계하는데 중요한 자료들 이다. ▷플립플럽(Flip-Flops)
1)비동기식 RS 래치
D f/f
4)JK f/f
5)T f/f
6)Master-Slave형 f/f
7)플립플롭의 여기표
|
|
|
플럽은 비동기로 Q의 신호가 결정되고 이 신호가 액티브 되면 클럭과 입력은 무시되는 최우선 신호이다. S-R 래치 기능과 유사하다.
JK플립플롭 이란?
JK 플립플롭은 RS 래치에서 금지된 입력(RS 래치에서 RS=\'11\')을 토글로 바꾸어 동작하도록 만
|
|
|
플립플럽을 만들때 이것을 사용한다면 아마 웃을 것이다.
참 고 문 헌
[1] VHDL 기초와 응용
이 대 영 | 홍릉과학출판사 | 1996년 01월
[2] 하드웨어 엔지니어를 위한 VHDL
박 세 현 | 그린 | 1998년 02월
[3] Real XILINX FPGA World
김 혁 | 엔트미디어 | 2006년 0
|
|
|
플립플롭|작성자 enly 4 - 3 수치적 연산
4-3-1 래치(latch)와 플립플롭(flip-flop)
(1) 비동기식 S-R 래치(latch)
(2) 동기식 S-R 래치와 S-R 풀리풀롭
(3) D 래치와 D 풀리풀롭
(4) J-K 풀리풀롭
(5) T 풀리풀롭
4-3-2 레지스터와 카운터
(1) 레지
|
|
메뉴펼치기
