|
플립플럽의 기본 개념을 이해하고, RS 및 D 플립플럽의 원리 및 동작특성을 이해하는 것이었다. 수업시간에 배워서 이론으로만 알고 있었던 RS 및 D 플립플럽을, 실험을 통해 그 원리와 동작특성에 대해 재검토하며 확인할 수 있는 기회가 되었
|
|
|
않는다. 따라서 f/f의 상태를 변하게 하고 싶을 때는 T에 1을 입력시키면 된다.
여기표는 순차논리회로를 설계하는데 중요한 자료들 이다. ▷플립플럽(Flip-Flops)
1)비동기식 RS 래치
D f/f
4)JK f/f
5)T f/f
6)Master-Slave형 f/f
7)플립플롭의 여기표
|
|
|
REPORT
< D플립플롭 >
1. D플립플롭
entity asdasd is
Port ( D : in STD_LOGIC;
clk : in STD_LOGIC;
CLEAR : in STD_LOGIC;
Q : out STD_LOGIC);
end asdasd;
architecture Behavioral of asdasd is
begin
process (clk, D)
begin
if clk'event and clk = '1' then
Q <= D;
end if;
end process;
end Behavioral
|
|
|
D 입력을 분리하라. Q에서 D 입력으로 선을 연결하라. 오실로스코프로 파형들을 관찰하라. 관련 이론에서 언급했듯이 상대적 타이밍 측정 시에는 가장 느린 파형의 채널에 스코프의 트리거를 맞추어야 한다. 보고서에 D 플립-플롭에 관한 관찰
|
|
|
D플립플롭에관한실험을 진행하였다.
솔직히 D플립플롭에대한 내용은 상당히 어려웠고 이해를 하기가 힘들었다. 참고서적을 통해 다음과같은 내용을 알수있었고
※D플립플롭은 D입력이 HIGH이면 클럭펄스 상승에지에 SET이 되며, D입력이 LOW이
|
|
메뉴펼치기
