|
JK flip-flop을 사용하여 절차 (10)을 반복하고 표 7(b)에 기록한다. 디지털공학실험 플립플랩 예비보고서
1.실험제목
2.목적
3.이론
(1) 기본 RS 플립플롭
(2) RS 플립플롭
(3) PR/CLR RS 플립플롭
(4) D 플립플롭
(5) T 플립플롭
(6) 주종 플립플
|
|
|
7476 JK flip-flop을 사용하여 절차 (10)을 반복하고 표 7(b)에 기록한다. 1.실험제목
2.목적
3.이론
(1) 기본 RS 플립플롭
(2) RS 플립플롭
(3) PR/CLR RS 플립플롭
(4) D 플립플롭
(5) T 플립플롭
(6) 주종 플립플롭
(7)JK플립플롭
4. 실험 순서
|
|
|
플롭의 Tplh 및 Tphl >
(3) [그림 1] RS 래치의 이론적인 상태도를 그려라.
4. 결론
이번 설계실습 계획서를 통해 래치는 레벨 트리거(level trigger)에 의해서 동작하기 때문에 1-상태인 동안 입력의 변화를 출력에 반영한다는 것과 플립플롭은 에지
|
|
|
RS 플립플롭 (gated RS flip-flop)
게이트를 가진 RS 플립플롭은 그림 2와 같이 입력신호 R, S가 게이트 역할을 하는 NAND 게이트 X와 Y를 거쳐 기본 RS 플립플롭에 입력된다. X와 Y NAND 게이트에는 입력신호 R, S 외에, 공통으로 clock 신호 혹은 trigger 신호 T
|
|
|
않는다. 따라서 f/f의 상태를 변하게 하고 싶을 때는 T에 1을 입력시키면 된다.
여기표는 순차논리회로를 설계하는데 중요한 자료들 이다. ▷플립플럽(Flip-Flops)
1)비동기식 RS 래치
D f/f
4)JK f/f
5)T f/f
6)Master-Slave형 f/f
7)플립플롭의 여기표
|
|
|
JK 플립플롭
♧ 정의 : 입력단자를 3개 이상가지고 있는 것으로 CK는 클럭펄스이다.
- JK 플립플롭은 RS 플립플롭과 T 플립플롭을 결합한 것이다
- 입력은 J,K 두개로서, 각각 RS 플립플롭의 S,R과 마찬가지의 역할을 한다
- JK 플립플롭에서는 T 플
|
|
|
JK 플립플롭은 RS 플립플롭에서 금지 입력으로 S=1, R=1을 허용하지 않는 결점을 보완해서 입력을 J=1, K=1일 때 출력이 보수(반전) 상태가 되도록 한 것이다.
다시 말하면 J=K=1이 되더라도 플립플롭은 불확정한 출력을 내지 않고, 클록펄스 에지(edge
|
|
|
플립플롭은 리세트되어 있다고 가정한다.
6.5 상승 에지 트리거 JK 플립플롭에서 J와 K 입력이 그림 P6.2와 같이 변할 때 출력 Q의 변화를 그리시오. 단, 초기에 플립플롭은 리세트되어 있다고 가정한다.
6.6 주종 JK 플립플롭에 대하여 그림 P6.
|
|
|
플립플롭
- 에지트리거 된 JK 또는 D 플립플롭
JK플립플롭을 이용한 데이터 이동
- negative-에지-triggered JK플립플롭 사용
- 0을 플립플롭에 이동 시, J=0, K=1
- 1을 플립플롭에 이동 시, J=1, K=0
4)직렬 입력, 병렬 출력
-직렬 형태에서 병렬 형태로 변환
|
|
|
플립플롭 회로의 정의와 종류를 간단히 설명하시오.
3. RS플립플롭의 상태표를 작성하시오.
4. JK플립플롭의 특성을 설명하고 진리표를 작성하시오.
5. T플립플롭과 D플립플롭에 대해 설명하고 상태표를 작성하시오.
6. 주종 플립플롭의
|
|
메뉴펼치기
