|
플립플롭
실험방법 및 순서
다음은 IC74195를 이용하여 링 카운터를 구현하려고 하는 회로인데, 완성된 것은 아니다. 회로를 완성한 후에 클럭 펄스를 인가하였을 때 출력이 어떻게 되는지를 기록하시오.
다음은 IC74195를 이용하여 존슨 카운터
|
|
|
회로를 구성하여 각 6가지의 상황이 순서대로 반복되게 작성하였다.
<각 상황별 순환 상태도>
<4비트 2진 카운터 상태도>
<4비트 2진 카운터의 상태표>
< J-K플립플롭을 이용한 4비트 2진 카운터의 여기표>
실험 결과 및 고찰:
처
|
|
|
회로의 구성이 잘못되지 않도록 해야 한다. 같은 기능의 gate 여서 입력이 2개와 3개의 gate는 각각의 Pin 이 다른 역할을 할 수 있기 때문이다.
실험결과, 예비보고서와 사전 시뮬레이션을 통해 얻은 결과와 비교하여 보았을 때 래치와 플립플롭(
|
|
|
JK-FF Simulation]
- 이 플립플롭은 상승 에지일때 상태가 변화함을 알 수 있다.
- 00 -> 01 -> 11 -> 10 -> 00 으로 처음에 state diagram에서 본 바와 같이 카운팅 되고 있음을 알 수 있다.
- CLK의 바뀜에 따라 delay를 두고 변화함을 알 수 있다.
- Rst가
|
|
|
실험
JK-FF의 J, K 입력을 서로 연결하여 T-FF을 구성한다. 아래 그림과 같이 기본 게이트로 구성된 JK-FF로부터 T-FF을 구성하고 입력 T에 대한 출력 Q와 Q(bar)를 확인하여 표에, 동작특성은 타이밍도에 나타낸다.
①실험 1의 ①~⑤를 반복한다.
|
|
|
R-S latch 구성 및 출력
실험 사진 첨부
예비회로 조사를 통한 출력과 비교
Latch 대한 개념 이해
실험 분석
R-S F/F의 회로 구성
J-K f/f 을 구성
J-K F/F 대한 개념 이해
실험 분석
토글 값이 제대로 나오지 않는 이유에 대한 분
|
|
|
17-4는 7476 소자
내부의 두 개의 플립-플롭을 이용한 리플 카운터를 소개하고 있다. 회로를 결선하고
보고서에 있는 도표 1에 와 출력을 그려 넣어라.
LED가 ON일 때는 출력Q는 HIGH이다. 적색과 녹색 LED는 펄스 발생기 주파수가 플립-플롭에 의해
|
|
|
앞서 실험한 토글과 일치하는 형태였다.
실험 순서 4. 리플 카운터 :
종속 연결된 플립플롭은 그림 16-4처럼 리플 카운터 회로에서 주파수 분할을 수행하는데 사용된다. 그림 16-4는 74LS76 안에 있는 두 개의 플립플롭을 사용한 리플 카운터를 보
|
|
|
회로
(a) 회로도
(b) 특성표
CP
T
Q
↓
0
불변
↓
1
Q이미지. Chapter 1. 관련 이론(Theoretical Background)
래치(latch)와 플립플롭(flip-flop)
(1) 비동기식 S-R 래치(latch)
(2) 동기식 S-R 래
|
|
|
플립플롭이란?
출력이 “0” 또는 “1”의 두개의 안정된 상태를 가지는 쌍 안정 멀티 바이브레이터(M/V)라고도 한다.
두 개의 출력은 반드시 보수관계에 있어야 한다.
순서논리회로의 기본이 되며 정보를 기억할 수 있다.
기억장치, 계수기,
|
|
메뉴펼치기
