|
플립플롭 개요
2. RS 플립플롭
3. D 플립플롭
4. JK 플립플롭
5. T 플립플롭
6. 플립플롭의 응용 및 비교
RS 및 D Flip Flop JK 및 T Flip Flop 발표 자료
1. 플립플롭 개요
플립플롭은 디지털 회로에서 데이터를 저장하는 가장 기본적
|
|
|
RS, D, JK 및 T 플립플롭에 대한 블록다이어그램
2. K-맵
3. Racing 현상
4. Shift Register의 종류와 용도
1. RS, D, JK 및 T 플립플롭에 대한 블록다이어그램
RS, D, JK 및 T 플립플롭에 대한 블록다이어그램은 디지털 회로에서 기본적인 메모리
|
|
|
회로에서 J와 K 입력을 +5V 단자에 연결하고, clock pulse를 인가하였을 때 출력 파형을 관찰하여 파형을 도시하라.
Clock pulse를 인가하기 전에 CLR은 접지 후 +VCC에 접속하고, PR은 +VCC에 접속한다.
⇒ 실험 (8)도 실험 (7)과 같은 회로여서 그런지 같은
|
|
|
회로에 저장 되는 값
이 0000이 되어서 초기화가 된다. 그러면 다시 0000부터 10인 1001 까지 카운
터가 되고 다시 0000으로 초기 값으로 되돌아가는 회로가 된다.
-> 동기식: 동기식 카운터는 클리어를 이용 하지 않고 jk 플립플롭의 토글 되는 현
|
|
|
플롭 두 개를 사용해서 직렬 입력-병렬출력 시프트 레지스터 회로를 회로도 3번을 보고 구성하였다. 마지막 실험도 1,2번 회로구성과 같이 하였는데 한 가지 다른점이 있었다. DIN에 1을 인가하고 Q0와 연결된 LED가 점등되는 것을 확인한 후, DIN
|
|
|
플립플롭의 파형도는 J, K 및 시간 펄스에 따라 주종 플립플롭의 Q0와 Q에 대한 파형도를 나타낸 것이다.
그림 4-24. 주종 플립플롭의 파형도
주종 플립플롭은 JK 플립플롭의 단점인 J, K와 C가 모두 1일 때 출력이 게이트의 전차 지연 시간 주기로
|
|
|
플롭들의 회로도,진리표,여기표 작성 2. Preset 입력과 Clear 입력이 있는 비동기식 J-K 플립플롭 회로도 작성 3. 멀티바이브레이터의 종류와 각 특성을 요약정리
목차
1. 1번 과제] 플립플롭
I. RS플립플롭
II. D플립플롭
III. JK플립플롭
IV. T
|
|
|
회로 구성 및 출력 값.
고찰
J
K
Q [입력전의 값]
[입력후의 값]
비고
0
0
0
1
변화 없음
0
0
0
1
변화 없음
0
1
0
1
SET(=1)
0
1
0
1
SET(=1)
1
0
0
1
RESET(=0)
1
0
1
0
RESET(=0)
1
1
1
0
토글
1
1
0
1
토글
이번 시뮬레이션은 SN7479소자를 이용해 JK flip flop을 구성하는 시뮬
|
|
|
회로이다. 그리고 PRESET과 CLEAR도 서로 반대의 입력일 때만 원래의 기능을 수행한다는 것도 알 수 있다.
실험 7은 SN7476소자를 이용한 JK 플립플롭 실험이었다. ‘J에 펄스를 가하면 Q=1, K에 펄스를 가하면 Q=0, J,K로부터 동시에 펄스를 가하면 Q는
|
|
|
회로의 특성을 간단히 설명하시오.
2. 플립플롭 회로의 정의와 종류를 간단히 설명하시오.
3. RS플립플롭의 상태표를 작성하시오.
4. JK플립플롭의 특성을 설명하고 진리표를 작성하시오.
5. T플립플롭과 D플립플롭에 대해 설명하고 상
|
|
메뉴펼치기
