|
R-S latch 구성 및 출력
실험 사진 첨부
예비회로 조사를 통한 출력과 비교
Latch 대한 개념 이해
실험 분석
R-S F/F의 회로 구성
J-K f/f 을 구성
J-K F/F 대한 개념 이해
실험 분석
토글 값이 제대로 나오지 않는 이유에 대한 분
|
|
|
dge clk) begin
q[3]<=e;
q[2]<=q[3];
q[1]<=q[2];
q[0]<=q[1];
end
endmodule
================================================
================================================
module shift4(clk, e, q);
input clk, e;
output [3:0] q;
reg [3:0] q;
always @(posedge clk) begin
q[0]<=q[1];
q[1]
|
|
|
플립플롭의 출력 Q2가 1일 때 반전되도록 설정하여야 한다. 이로써 카운터는 각 비트의 상태에 따라 적절히 증가하도록 설계된다. 각 플립플롭의 클락 신호는 동일하게 연결되어야 하며, 전체 회로는 클락 신호에 따라 동작한다. 카운터는 초
|
|
|
D(DATA) 입력이라고 한다. D입력이 HIGH일때 EN 입력이 HIGH이면 래취는 SET이 된다. D 입력이 LOW일 때 입력이 HIGH가 되면 래취는 RESET이 된다 결과적으로 EN이 HIH이면 출력Q는 입력 D와 같게 된다.
3) D 플립-플롭은 한 비트의 데이터( 1또는0)를 저장할
|
|
|
D1153949.html
http://www.happycampus.com/pages/2001/04/13/D1023367.html
http://www.pyc.pe.kr/computersystem/chapt-16.html
http://www.daejin.or.kr/home/sksong/electron/junja_8/junja8-7.html
http://bk21.sch.ac.kr/%7Ejlink21/text/ch09_02_text.htm
http://bk21.sch.ac.kr/%7Ejlink21/text/ch09_04_text.htm
h
|
|
|
D 플립플롭의 특성 방정식은
Q+ = D
이므로, 다음 상태의 출력이 입력과 동일함을 알 수 있으므로 D 플립플롭이 레지스터의 기능을 수행하기에 적합하다. 4 비트 레지스터를 설계하기 위해서는 4 비트의 정보가 동시에 레지스터에 인가되고, 출
|
|
|
플립플롭의 보수 출력이 처음 플립플롭의 입력에 연결되는 것을 제외하고는 일반적인 링 카운터와 똑같이 구성된다.
○ 출력 Q
펄스상에서 Q2에 전송됨을 의미한다.
존스 카운터 동작은 각 상승 클록 펄스 천이에 의해 Q2에서 Q1으로 Q1이 Q0로,
|
|
|
플립플롭(Flip-Flop)
RS 플립플롭
시뮬레이션 결과
D 플립플롭
시뮬레이션 결과
JK플립플롭
시뮬레이션 결과
비동기식 10진 카운터
시뮬레이션 결과
발진회로
시뮬레이션 결과
소자검색
검색 홈페이지(1) questlink
검색 홈페이지(2) chipinfo
|
|
|
결정하는 회로를 Flip Flop 이라 한다. 1.논리게이트
(1)논리게이트 개요
(2)논리게이트 종류
2.쿨럭 파형의 정의
3.flip flop(플립플롭)의 정의
- 종류 및 설명
- JK7476 플립플롭 과 7400 플립플롭
4.실험내용
5.고찰
6.참고문헌
|
|
|
시뮬레이션
콤보
토의
jk플리플롭을 d플리플롭을 이용하여 게이트 레벨에서 만들었는데. 시뮬레이션이 제대로 작동하지 않았다. rest이 한번 들어간 이후부터 제대로 작동했는데 이것을 가지고 리플 카운터를 만들기가 힘들어서 베릴로그로
|
|
메뉴펼치기
