|
2개
의 Counter가 존재하는데 각각은 Funknown과 Freference Clock 파형
이 가해져 파형의 개수를 세게 된다. 일정한 시간동안 측정
된 Funknown의 Clock 개수로 Funknown의 주파수를 알아내게 된다.
일정한 시간이란 Freference를 일정한 개수만큼
|
- 페이지 100페이지
- 가격 5,000원
- 등록일 2007.04.10
- 파일종류 압축파일
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
로그램 소스:
input clk, reset; //클럭, 리셋
input key_fire, key_verti; //화살발사키, 보드수직성분키
input [7:0] x_cnt; //임의의 좌표
input [6:0] y_cnt; //임의의 좌표
output reg[2:0] rgb_data; //출력
output reg[5:0] score, tscore;//현재점수와 토탈점
|
- 페이지 9페이지
- 가격 7,000원
- 등록일 2008.12.08
- 파일종류 압축파일
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
2. VHDL의 종류
1) Verilog-HDL
2) AHDL
3) UDL/I
3. VHDL의 역사적 배경
4. VHDL의 특징
1) 표준화된 HDL
2) 이용의 확대
3) 설계 기술 능력
4) 언어로서의 기능
5. VHDL의 표현방법(Y 차트라고함)
1) Behavioral modeling
2) Dataflow modeling
3) Structural modeling
|
- 페이지 5페이지
- 가격 3,000원
- 등록일 2009.02.19
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Verilogams ?
─────────────
│
│(Verilog-HDL.va)
│
│Verilog-AMS.vams
│
│(Verilog-A.v)
│
─────────────
-. 엔지니어들이 Verilogams 를 사용하려는 이유
1.모델링
2.테스트벤치
3.빠른 시뮬레이션
4.Mixed-signal Sys
|
- 페이지 29페이지
- 가격 2,000원
- 등록일 2011.05.21
- 파일종류 피피티(ppt)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
HDL coding Level, RTL Level, Layout Level의 과정을 거쳐 하나의 SOC를 제작하는 것이 주 내용이 될 것이다. sep.1weeks C를 통한 알고리즘 구현
spp.4weeks Verilog HDL을통한 RTL LEVEL 구현
oct.1weeks Design Compiler를 통한 Gate LEVEL 구현 및 SOC chip design
nov.3weeks Ba
|
- 페이지 37페이지
- 가격 3,000원
- 등록일 2018.10.24
- 파일종류 아크로벳(pdf)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|