|
같이
전가산기와 BCD 가산기의 시뮬레이션 결과 Sum과 Carry 모두 이론결과와 동일하게 나옴을 확인 할 수 있었다.
9. Data Sheet
첨부 #-3 1. 주 제
2. 목 적
3. 관련 이론
4. 설계 순서
5. 소자 선택
6. 회로도
7. Simulation
8. 결과
9. Data Sheet
|
|
|
부울 함수는 다음과 같다.
A = I_8 + I_9
B = I_4 + I_5 + I_6 + I_7
C = I_2 + I_3 + I_6 + I_7
I = I_1 + I_3 + I_5 + I_7 + I_9
10진/BCD 인코더의 논리 회로는 출력 A는 입력의 BCD 숫자가 8, 9 일 때 논리 1이 되고, 출력 B는 입력의 BCD의 숫자가 4, 5, 6, 7 일 때 논리 1이 된다.
|
|
|
)
(X+Y)' = X' · Y' (드모르간의법칙)
(X·Y)' = X' + Y' (드모르간의법칙)
X=X (대합성의법칙)
X·(X+Y)=X (흡수법칙)
X+X·Y=X (흡수법칙)
X+X'·Y=X+Y (흡수법칙)
※ 논리회로
드모르간의 정리
- 부울의 대수 -
- 회로도 -
1.부정 논리곱(NAND)
2. 부정 논리합(NOR)
|
|
|
논리 게이트의 특성을 깊이 있게 이해할 수 있었다. 특히, AND, OR, NOT 게이트뿐만 아니라 NAND와 NOR 게이트의 중요성도 깨닫게 되었다. 이들 게이트는 조합 논리 회로에서 기본적인 역할을 하며, 복잡한 논리식을 간소화하는 데 필수적임을 알게
|
|
|
부울대수 혹은 카르노맵)을 수행한 후 게이트로 구현한다.
JK 플립-플롭 뿐만 아니라 D 플립-플롭 혹은 T 플립-플롭으로도 설계가 가능하다.
예제 10-2
하강 에지 JK플립-플롭을 사용하여 divide-by-6 카운터를 설계하라.
해답
- 000에서 카운트를 시작
|
|
|
부울대수
시퀀스 제어 회로는 논리회로를 중심으로 성립한다. 논리회로는 대수식으로 표시할 수 있으며, 이 대수식을 부울대수식이라 하고, 부울대수식으로 표현한 식을 일반적으로 논리식이라 부른다. 무접점 시퀀스 제어의 논리회로에서
|
|
|
논리회로에 클록 펄스가 입력될 때마다 변화하는 내용을 쉽게 그림으로 나타낸 것.
상태방정식
플립플롭의 상태변화에 관한 조건을 명시하는 부울대수식
부울 대수식의 왼쪽은 플립플롭의 다음 상태를 나타내고 오른쪽은 다음 상태를 논리 1
|
|
|
논리식과 일치하는지 검증하는 과정을 진행한다. 먼저, 진리표에 따른 입력 조합을 확인하고 각 조합에 대해 출력이 제대로 나오는지 살펴본다. 입력 비트 a, b, c는 선택 비트이며, 이 비트들의 조합에 따라 멀티플렉서가 어떤 데이터를 선택
|
|
|
논리식을 간단하게 만들거나 변환시키는데 많이 사용되는 정리이다.
3. 실험기기
5v 전압원
IC: 74HC00, 74HC02, 74HC04(2개), 74HC05, 74HC08, 74HC11, 74HC32, 74HC86
(보고서 맨 끝에 참고자료)
전압계 또는 오실로 스코프
4. 실험방법
실험 1 3-input AND gate 구성
위
|
|
|
간소화시킬 때 큰 위력을 발휘한다는 것을 이미 배웠다. 그리고 진리표를 보면 0 = a'b'c'd', 1 = a'b'c'd, 2 = b'cd', 3 = b'cd, 4 = bc'd',
5 = bc'd, 6 = bcd', 7 = ac'd', 8 = ad', 9 = ad의 값을 가진다는 것을 알 수가 있다. 이를 통해 bcd 10진 디코더의 진리표를 그려
|
|
메뉴펼치기
