|
게이트를 구현하는 방법을 기술하라.
1) NAND 게이트를 AND, NOT 게이트로 구현하는 방법
NAND 게이트는 ‘NOT AND’의 의미라고 볼 수 있다. 즉, AND 게이트 바로 뒤에 NOT 게이트가 연결된 형태라 볼 수 있다. 이때, NAND 게이트의 출력에 대한 논리식은
|
|
|
대수연산에서 살펴보면 m0＋m1 = w\'x\'y\'z\'＋w\'z\'y\'z = w\'x\'y\'
맵 방법에 의하면
yz
wx
00
01
11
10
00
1
1
0
1
01
0
0
0
0
11
0
0
1
1
10
1
0
1
1
F = wy＋x\'z\'＋w\'x\'y\'
4단계)
1단계：열에 각각의 민텀을 2진수로 표시하였을 때 1의 개수가 같은 것끼리의 군으로 분
|
|
|
논리 게이트의 특성과 조합 방식을 이해함으로써, 부울 대수가 전자 공학에서 어떻게 활용되는지를 실감할 수 있었다. 특히, 특정 조합의 논리 게이트가 어떻게 특정한 문제를 해결하는 데 기여하는지를 분석하면서 이론적 지식이 실제 문제
|
|
|
논리식은 다음과 같다. 이 식을 간소화하여 표현하라.
W=A'BC'D+A'BCD'+A'BCD+AB'C'D'+AB'C'D
비교기가 무엇을 뜻하는지 간략하게 쓰시오.
[논리회로 목차] 1. 불대수와 논리회로
2. 논리게이트
3. 조합 논리 회로
4. 덧셈과 뺄셈 회로
5. 해독기
|
|
|
논리 게이트를 구성하고 회로도, 진리표, 논리식을 정리하여 논리 연산의 수행을 하였다. 또한 2변수, 3변수 입력을 가진 논리식을 만들어 보고 부울 대수의 법칙을 적용하여 간소화하고 회로를 그려보았다. 부울 대수의 법칙을 적용한 이유는
|
|
|
논리연산
(1) AND연산
(2) OR연산
(3) NOT연산
나. 논리 게이트
(1). AND 게이트(논리곱)
(2). OR 게이트(논리합)
(3). NOT 게이트(논리 부정)
(4). NAND 게이트
(6). EXCLUSIVE-OR 게이트
자. 드모르간의 법칙
차. 부울대수
3
|
|
|
clock를 B에 1을 넣었을 때 출력은 clock 의 반전이 나온다는 것을 보여주고 있다. 이 결과 값은 EX-OR 게이트와 똑같은 결과 값이다. 1. Exclusive OR 회로
2. De-Morgan의 정리
3. NAND gate를 이용한 기본논리회로
4. NOR gate를 이용한 기본논리회로
|
|
|
논리회로의 간략화
D1
D2
C2
Y2
Y1
AND, OR, XOR, PASS가 가능한 연산회로
C1
● 모의 실험
De Morgan 제 1정리
회로 구성
결과 화면
De Morgan 제 2정리
회로 구성
결과 화면
■ 후 기
4장을 공부하면서 드모르간의 정리와 부울 대수의 법칙 그리고 카르노 맵에
|
|
|
논리 게이트(Logic Gate)
3. 조합논리회로
1) 특징
2) 반가산기(Half-Adder,HA)
3) 전가산기(Full-Adder,FA)
4) 디코더(Decoder)
5) 멀티플렉서(Multiplexer,MUX)
6) 디멀티플렉서(Demultiplexer)
4. 순서 논리회로
1) 플리플롭(Flip-Flop)
2) RS 플리플롭
3) JK 플리플
|
|
|
2>
사용 부품
<실험 1>
<실험 2>
관련이론
1. 불 대수(Boolean algebar)
2. 논리 게이트
3. 드 모르간의 정리
<드모르간의 제 1정리>
<드모르간의 제 2정리>
* 출처
실험 순서
<실험 1 - 논리 연산>
<실험 2 - OR 및 XOR 게이트의 논리 기능>
|
|
메뉴펼치기
