|
T Flip-Flop
A.Data
Truth Table (순서대로)
C
D
회로동작(V)
회로동작정리
FPGA
Q
-Q
Q
-Q
Q
-Q
0
X
X
X
X
X
X
X
1
0
0.24
4.89
0
1
0
1
1
1
5.01
0.01
1
0
1
0
QuartusⅡ시뮬레이션
Altera De2 board 동작사진
B.Discussion
JK플립플롭에 똑같은 신호 T를 넣어주는 것이기에 결과는 JK플립
|
|
|
플롭(T Flip-Flop)은 JK플립플롭의 특성표중에서 J와 K의 입력이 모두 논리 1과 논리 0이 되는 두 가지 상태를 나타내는 플립플롭이다.
(a)논리 회로
[그림 6] T 플립플롭
이상에서 살펴본 일반적인 플립플롭외에 특수한 성질을 이용한 모서리 트리거
|
|
|
회로에서 J와 K 입력을 +5V 단자에 연결하고, clock pulse를 인가하였을 때 출력 파형을 관찰하여 파형을 도시하라.
Clock pulse를 인가하기 전에 CLR은 접지 후 +VCC에 접속하고, PR은 +VCC에 접속한다.
⇒ 실험 (8)도 실험 (7)과 같은 회로여서 그런지 같은
|
|
|
회로를 구성하여서 SW1, SW2의 상태에 따라 Q1, Q2의 상태를 주파수 관점에서 과낯ㄹ한 결과 <그림 8>과 같은 시간도표상의 그래프를 얻을 수 있었다.
4. 연습 문제
A. IC 74109 에지트리거 플립플롭의 내부 회로도를 그리고 JK = 11일 때 상승에지
|
|
|
플립 플롭이 좀더 안정적인 동작을 보장한다는 의미이기도 하다. 또한, 그 쓰임새를 따져보면 래치는 데이터를 잠시 저장했다 그대로 전달할 때 쓰이고, F/F는 D, T, RS 등등이 있듯이, 데이터 기억, 데이터 토글, 데이터 기록, 삭제 등등에 사용
|
|
|
RS-FF회로 응용 전자스위치 패턴도
2. JK 플립플롭(JK-FF)
3. T(Trigger) 플립플롭과 응용회로
(1) T-FF회로를 응용한 전자 PUSH SW의 회로와 패턴
가. 회로 설명
① 펄스(PULSE)발생 회로
② JK-FF IC 74LS73
③ 전원공급회로와 릴레이 구동회로
4. D형
|
|
|
순서 논리 회로 플립플롭( flip-flop) 실험보고서
1. 실험목적
순서논리회로의 기반이 되는 플립플롭을 RS, D, T, JK, 플립플롭 등을 대상으로 하여 동작 원리를 살펴보고, 전반적인 이해를 한다.
2. 이론
디지털 회로는 조합(combinational) 논리회로
|
|
|
순서 논리 회로 플립플롭( flip-flop) 실험보고서
1. 실험목적
순서논리회로의 기반이 되는 플립플롭을 RS, D, T, JK, 플립플롭 등을 대상으로 하여 동작 원리를 살펴보고, 전반적인 이해를 한다.
2. 이론
디지털 회로는 조합(combinational) 논리회로
|
|
|
회로이다. 그리고 PRESET과 CLEAR도 서로 반대의 입력일 때만 원래의 기능을 수행한다는 것도 알 수 있다.
실험 7은 SN7476소자를 이용한 JK 플립플롭 실험이었다. ‘J에 펄스를 가하면 Q=1, K에 펄스를 가하면 Q=0, J,K로부터 동시에 펄스를 가하면 Q는
|
|
|
회로를 구성하고, 표를 완성하시오. (D, T F.F 실험)
- 이론값
D
Q
Q\'
0
0
1
1
1
0
0
0
1
1
1
0
- 실험결과
D=0, Q=0 D=0, Q\'=1
D=1, Q=1 D=1, Q\'=0
D
Q
Q측정값
Q\'
Q\'측정값
0
0
0.15V
1
4.5V
1
1
4.5V
0
0.17V
0
0
0.15V
1
4.5V
1
1
4.5V
0
0.17V
결과분석
- D 플립플롭은 이론상, D = 1일
|
|
메뉴펼치기
