|
CLR 입력은 내부 플립플롭의 비동기 클리어입력들에 직접 연결되어 있다.
5. 참고 문헌
최신 디지털 회로 설계
이태원 임인칠 공저.
LOGIC AND COMPUTER DESIGN FUNDAMENTALS
PRENTICSE HALL 1. 실험 결과
2. 검토 및 보고사항
11. 동기계수기
1. 실험 결
|
|
|
D 플립플롭-
1. RST 플립플롭 또는 JK 플립플롭을 변현시킨것이다.
2. RS 플립플롭 회로의 입력에 동시에 1 입력 예방
3. 데이터 입력 신호가 그대로 출력에 전달되는 특성을 가진다.
4. 데이터를 일시적으로 보존하거나, 신호의 지연 작용등의 목적
|
|
|
JK 플립-플롭 뿐만 아니라 D 플립-플롭 혹은 T 플립-플롭으로도 설계가 가능하다.
예제 10-2
하강 에지 JK플립-플롭을 사용하여 divide-by-6 카운터를 설계하라.
해답
- 000에서 카운트를 시작하여 101이 된 후 다시 000으로 돌아간다.(반복)
- 세 개의 플
|
|
|
러스 15카운터 회로를 구성하라.
modulus n 카운터 의 작동
5 MODULUS COUNTER의 작동
J0=KO=Q'3
J1=K1=Q0
J2=Q1Q0 K2=Q2
(4) 모듈러스 13 카운터 회로를 구성하라.
13진 카운터
<참고 문헌>
- 디지털 논리 회로 분석과 설계 p 481 ~
- 디지털 공학 실험
|
|
|
회로의 정상적인 동작을 보여주는 파형의 예는 그림 7-12(b)와 같다. 이 경우에 회로는 negative-going의 트리거 입력을 받아들인다. 그리고 출력은 회로가 안정한 상태에 놓일 때 low이다. 한번 트리거되면 Q는 high가 되어 정해진 시간 t 동안 high를
|
|
|
Numeric LED Displays)
5. NE555(Timer) 1. 명제
2. 설계 목적
3. 설계 순서
4. 사용 기기 및 부품
5. Block Diagram
6. 각 부분의 회로 구성
7. 소자값 계산
8. 회로 연결
9. 컴퓨터시뮬레이션
10. 최종측정
11. 영향
12. 결론
13. 참고문헌
첨부. Data Sheet
|
|
|
D 플리플롭 두 개를 사용해서 직렬 입력-병렬출력 시프트 레지스터 회로를 회로도 3번을 보고 구성하였다. 마지막 실험도 1,2번 회로구성과 같이 하였는데 한 가지 다른점이 있었다. DIN에 1을 인가하고 Q0와 연결된 LED가 점등되는 것을 확인한
|
|
|
1. 목적
가. 기억소자의 기본 원리를 이해한다. 나. 순차논리회로의 기본 소자인 래치와 플립플롭을 종류(RS, D, JK, T)별로 소개하고 이들의 기본 동작, 회로 구성 및 기능표를 이해한다.
2. 이론 디지털 회로는 조합회로와 순차회로로 구분할
|
|
|
T 플립플롭 (T flip - flip)
플립플롭 회로 중에서 일반적인 형(type)의 하나로 T형 즉, 트리거 플립플롭 (trigger flip - flop)이 있다. 이 회로는 또, 보수(complement) 플립플롭 또는 토글 (toggle) 플립플롭이라고 불리워진다. 왜냐하면 동작이 하나의 T (trigger
|
|
|
않는다. 따라서 f/f의 상태를 변하게 하고 싶을 때는 T에 1을 입력시키면 된다.
여기표는 순차논리회로를 설계하는데 중요한 자료들 이다. ▷플립플럽(Flip-Flops)
1)비동기식 RS 래치
D f/f
4)JK f/f
5)T f/f
6)Master-Slave형 f/f
7)플립플롭의 여기표
|
|
메뉴펼치기
